定義
Fan-Out Panel Level Packaging（扇出型面板級封裝），以大尺寸方型面板（而非圓形晶圓）為基板進行扇出型封裝，可大幅提升每批次的封裝面積利用率與產能。是先進封裝從圓形晶圓（FO-WLP）演進至方型面板（FOPLP）的關鍵技術路線。
技術架構
技術原理
Mold First vs RDL First
| 製程路線 | 流程 | 問題 | 趨勢 |
|---|---|---|---|
| Mold First | 先壓模 → 再做 RDL | Die shift（晶片偏移）+ 翹曲 | 逐漸式微 |
| RDL First | 先做 RDL → 再嵌入晶片 | 載板設計複雜 | 主流趨勢 |
RDL First 流程： 1. 在大尺寸面板上製作 RDL 底層 2. 晶片面朝下貼合到 RDL 3. 壓模（molding）封裝 4. 移除暫時載板（debond） 5. 製作上層 RDL 與 bump
Chip-First vs Chip-Last（依應用分流）
| 路線 | 流程順序 | 主要應用 | 商業化階段 |
|---|---|---|---|
| Chip-First (Die face up) | 晶片貼附臨時載板 → Molding → RDL | PMIC、RF IC（小晶片、低 I/O） | 已量產，群創 700×700mm PMIC FOPLP 為代表 |
| Chip-Last (Die face up) | 玻璃載板上完成 RDL → 晶片貼裝 | CPU、GPU、AI GPU（大晶片、高 I/O） | 試產驗證階段；台積電 310mm 規劃 2027 試產 |
Chip-First 優勢：與 FOWLP 製程邏輯相似、設備延續性高、導入門檻低；但 RDL 層數與線寬限制高效能應用。 Chip-Last 優勢：先做 RDL 確保線路品質，適合大晶片高密度互連；挑戰在於大面板翹曲、晶片高精度對位、CTE 匹配與多層 RDL 良率。
ASE 300mm 面板 chip-last 實證（ECTC 2025 論文）
日月光在 ECTC 2025 發表 310×310mm 面板 chip-last 測試載具：10 顆晶片 + 10 顆 bridge die、3 層 RDL、高銅柱（10µm 直徑 × 120µm 高）、緊密 die-die 間距。關鍵結論：封裝尺寸 >3.5 倍光罩後，300mm 面板的面積利用率顯著優於 300mm 晶圓、且 interposer 品質更佳；3.5 倍以下兩者利用率差異不大——面板級的經濟性門檻在大封裝。C4 bump 製程品質與 debond 後面板翹曲直接相關。來源：web_FOPLP面板級封裝崛起_SemiEng_20260722
FOPLP RDL 四種製備工法（Lau 教科書整理，2026-07-26 補充）
上面 Mold-First／RDL-First、Chip-First／Chip-Last 講的是晶片與 RDL 的先後順序；這一段講的是RDL 本身怎麼做出來——四條工法都源自 PCB 產線，差別在圖形化手段（光罩曝光／LDI／TFT-LCD 微影）與介電材（光敏樹脂／RCC／乾膜／ABF）。來源：web_FOPLP_RDL四種製備方法_absm_20260726（整理自 J. H. Lau 專書）。
| 路線 | 代表廠 | 面板尺寸 | 介電層 | 圖形化 | 金屬化 | 特徵與限制 |
|---|---|---|---|---|---|---|
| (A) PCB + SAP | J-Devices WFOP™ | 320×320mm | 光敏樹脂（塗佈後曝顯開窗） | 光罩曝光顯影 | DC 濺鍍種子層 → 電鍍銅 → 剝光阻 → 蝕種子層 | 不用 EMC，改以金屬支撐板承載整個封裝體；L/S 20µm |
| (B) PCB + LDI | Fraunhofer（流程近 Infineon eWLB） | 610×457mm | RCC 樹脂塗覆銅箔壓合 | 雷射直接成像（LDI） ＋乾膜光阻 | 機鑽/雷射打孔 → PCB 鍍銅填孔 → 銅蝕刻減成 | 介電層與導體層偏厚是主要弱點 |
| (C) PCB + TFT-LCD | 矽品 SPIL P-FO（3711_日月光投控（市）） | 370×470mm | 乾膜（晶片直接埋入乾膜） | 2.5 代 TFT-LCD 微影 | 玻璃載板 1 貼晶（面朝下）→ 壓乾膜 → 換載板 2 解鍵合 → 做 RDL → 植球切割 | 借用面板廠 2.5 代線；目前僅支援單層 RDL |
| (D) PCB + ABF + SAP + LDI | 文獻方案（改良 Fraunhofer 厚度問題） | 340×340mm | 味之素 ABF 壓合 | LDI ＋乾膜 | 雷射打孔 → 化學鍍銅種子層 → 乾膜/LDI/顯影 → PCB 鍍銅 → 剝乾膜蝕種子層 | 介電層降至 10µm、導體層 5µm；可多層堆疊，最外層 RDL 直接當接觸焊盤 |
四條路線的共同工序骨架都是「介電層成膜 → 開孔 → 種子層 → 圖形化 → 電鍍銅 → 剝膜蝕種子層 →（重複）→ 阻焊＋表面處理＋植球」，與 技術_RDL「單層 RDL 製程流程（SAP）」同構；差異集中在介電材與曝光手段，也決定了能做到的 L/S 與層數上限。(D) 的 ABF 路線正是目前台廠設備切入的主場（見 技術_Desmear與Descum）。
圖說：(A) J-Devices WFOP 十步流程剖面——KGD placement (face-up) on metal carrier → Resin coating (dielectric) → Seed layer deposition → Photoresist and Litho. → Cu plating → Strip off photoresist → Etch off seed layer → Solder mask coating → Solder ball mounting。可見全程以 metal carrier 承載、無 EMC。© 艾邦半導體網／J. H. Lau 原書。
圖說：(B) Fraunhofer 流程剖面——KGD 埋入 EMC → Lamination of a RCC → Drilling → Cu plating to fill the hole → Photoresist → Laser direct imaging → Cu etching → Strip photoresist → 重複得 RDL2 → solder mask 與 solder ball。屬減成法（先全面銅箔再蝕刻），與 SAP 加成路線相反。© 艾邦半導體網／J. H. Lau 原書。
圖說：(C) 矽品 SPIL P-FO 七步流程 (a)~(g)——Carrier 1 bonding（Adhesive + Glass Carrier 1）→ Die bonding（KGD 面朝下）→ Lamination（Dry film）→ Carrier 2 bonding & carrier 1 de-bonding → RDL（Dielectric and metal trace layer）→ Ball placement → Semiconductor back-end。雙載板轉移是為了把晶片 pad 面翻上來做 RDL。© 艾邦半導體網／J. H. Lau 原書。
圖說：(D) PCB/ABF/SAP+LDI 流程剖面——EMC 面板 → Lamination of a Ajinomoto Build-up Film (ABF) → Laser drilling → Electroless Cu seed layer → Photoresist Dry film lamination → LDI and dry film development → PCB Cu plating → Dry film strip and Cu seed etching → 重複得 RDL2 → solder mask、surface finish、solder ball。© 艾邦半導體網／J. H. Lau 原書。
圖說：(D) 路線實體驗證——340mm×340mm 面板實照與局部放大；10mm×10mm 封裝 X-ray（內含 5mm×5mm 與 3mm×3mm 晶片、間距 100µm）；下方兩張 PCB 組裝後截面照可見 RDL1／RDL2 兩層銅線。© 艾邦半導體網／J. H. Lau 原書。
封裝尺寸演進（以 AI 加速器為例）
| 時間 | 中介層尺寸（光罩數） | 算力倍率 | 技術備注 |
|---|---|---|---|
| 2025 | 3.3x 光罩 | 1X | FO-WLP/CoWoS |
| 2026F | 5.5x 光罩 | — | 尺寸持續擴大 |
| 2027F | 9x 光罩 | 7X | SiC 方型基板 TSMC 導入 |
終端廠 FOPLP 面板尺寸與布局
| 公司 | 面板尺寸 | 應用 | 進度 |
|---|---|---|---|
| 2330_台積電（市） | 310×310mm | AI GPU（NVIDIA / AMD） | 2027 規劃小量試產 |
| 6239_力成（市） | 515×510mm | MTK / AMD 高階 RF / PMIC | 2026 大幅擴產，capex 提升至約 NT$400 億+ |
| 3711_日月光投控（市） | 310×310mm（高雄）+ 610×610mm（規劃） | AMD / Qualcomm AI CPU | 2025Q4 設備進駐、2026 送樣認證 |
| 3481_群創（市） | 700×700mm | PMIC（低 I/O） | 已量產；2026H1 訂單已排滿 |
| 6920_恆勁科技（興） | C3iM / C2iM 基板延伸 | 車用二級市場 / AI 電源模組 | 法說稱車用二級市場已量產四年、累計出貨 48 億顆，AI 應用有 3-4 家客戶開發中 |
資料點 — TPCA 2026-05 報告
Yole Group：FOPLP 未來 5 年 CAGR > 30%，2028 約 $2-3 億美元；另一機構估 2023 全球 $15 億 → 2032 突破 $50 億美元（含不同統計口徑）。2024 全球扇出封裝設備 + 材料約 $7 億美元，其中面板級設備占 10%、材料占 7%。
FOPLP 五大關鍵製程設備（Chip-Last 為主）
| # | 製程 | 主要功能 | 大面板瓶頸 | 解決方向 | 自主化階段 |
|---|---|---|---|---|---|
| 1 | 塗佈 | PR / PI / 介電層塗佈 | 旋轉式不適合方形面板，邊角堆積 | 改採 Slot-Die 狹縫式或 Spray Coating | 既有 PCB / 面板技術延續，臺廠優先切入 |
| 2 | 固化 | PR / PI 結構穩定化 | 大面板溫差導致翹曲與應力集中 | 多區溫控、升降溫曲線優化、即時感測回饋 | 與 PCB 烘烤、面板退火高度相關，臺廠有基礎 |
| 3 | PVD（種子層） | 鍍膜以利後續 RDL 銅電鍍 | 邊角鍍膜不均、膜厚一致性下降 | 載板平整支撐、靶材配置調整、旋轉/多源沉積 | 有半導體 PVD 基礎，可模組改良切入 |
| 4 | 電鍍銅 | RDL 銅線與通孔填充 | 大面板電場/流場死角、邊角過鍍/欠鍍 | 多段電流密度、脈衝反轉、添加劑配方 | 高門檻、有切入空間，但風險高 |
| 5 | H/S 檢測 | 缺陷檢測 | 內層線路檢測缺乏成熟解 | 需穿透式（X-ray / 超音波）+ AI 影像重建 | 外觀 AOI 已成熟，內層為臺廠技術缺口 |
高精度微影（Canon / SCREEN 主導）與封膜（ASMPT / K&S / YAMADA TOWA / Towa 主導）為自主化最低環節；建議由「關鍵模組切入」策略（製程感測、平台運動控制、光學模組、對位輔助系統）逐步累積，不直接挑戰整機。
檢測量測深化（HDFO 面板，SemiEng 2026-07-12，web_FOPLP面板檢測量測_SemiEng_20260722）
- 規格演進：HDFO 面板 RDL 從 3 層 → 9 層、線距 20µm → 5µm（量產）→ 5 年內目標 2µm；銅柱 photoresist 厚度 450µm → 下代 650µm（Bruker 光學膜厚可測至 2,000µm）。
- AOI 極限：每層都做 AOI 也看不到疊層 via 品質（Amkor），目前靠電測攔截，IR / X-ray 穿透式檢測是缺口——與本頁「內層檢測為台廠技術缺口」判斷一致。
- 解析度×吞吐×資料量：線寬 5µm→1µm 解析度需求 5 倍、同相機吞吐掉 4 倍；600mm 面板 1µm 解析度單層 ~10¹² pixels；翹曲使高解析光學景深失焦，面板吸平/快速自動對焦成 handling 核心。
- 角色轉變：檢測從 pass/fail 品管閘變成 adaptive lithography 的資料引擎（die-shift 量測回饋 ML 逐 die 補償）；業界尚無單一面板原生高吞吐閉環平台（Avarustech）。
- TSMC 口徑：面板（310–600mm）與 CoWoS 互補而非取代，用於特大封裝。
FOPLP 國際設備供應鏈（依製程）
| 製程 | 主要供應商 | 國別 |
|---|---|---|
| RDL（PVD/蝕刻/濕製程） | Applied Materials、ULVAC、LAM Research、TEL | 美/日 |
| 微影 | Canon、SCREEN | 日 |
| Pick & Place / 封膜 | ASMPT、K&S、YAMADA TOWA、TOWA、Musashi | 日/星馬 |
| 測試 | Advantest、Teradyne | 日/美 |
| 黏合 / Bonder | EV Group、SUSS、PSK、YES | 奧/德/韓 |
| Panel Handling / 廠內自動化物流 | 2464_盟立（市） | 台灣；510×515mm 等矩形面板搬運、面板倉儲，支援先進封裝多尺寸載具搬運。詳見 技術_半導體自動化物流 |
國際廠面板級專用機型（agy 網搜 2026-07-26，中信心）
微影：Canon FPA-8000iW、Ushio DLT（與 AMAT 合作，目標 sub-2µm L/S）、ORC SDi/PPS-8500 面板 Stepper。PVD：AMAT Topaz（低溫 <120°C 低應力 barrier/seed，至 600×600）、ULVAC SPH-60。電鍍：EBARA UFP600AS（paddle 攪拌高共平面性）、MKS Atotech MultiPlate（雙面同步電鍍、至 650×610）、韓 TKC VCP。TBDB：EVG EVG850DB / LayerRelease（UV/IR 雷射解鍵合）、SUSS XBC300。模封：TOWA CPM 系列（真空壓縮成形）、Apic YAMADA WCM。檢測：Camtek Eagle G5（FOPLP AOI 市占領先、至 650×650）、Onto Dragonfly G5（Clearfind IR）、KLA Kronos 1190。詳見 產業_FOPLP台灣供應鏈web深挖_20260726。
ACM Research（盛美）全球首創面板級「水平」電鍍（TechNews 2026-04-10 defuddle 全文，web_ACM面板級水平電鍍_TechNews_20260726）
業界面板電鍍幾乎皆為垂直式（Semsysco、Nexx、EBARA）；ACM Ultra ECP ap-p 為全球首家水平式：面板水平轉動＋大流量鍍液＋水平槳板，mega pillar 電鍍速率約為垂直式 2 倍、pillar 高度 COP 為垂直式 50%；獨家專利「多陽極局部電鍍」控制邊角電場，面內均勻性 <7%（515×510）／<5%（310×310），支援 510×515 並可擴至 600×600／310×310。同場推面板級負壓助焊劑清洗（pitch <40µm、HBM 適用，2027 批量投產目標）與面板邊緣濕蝕刻（翹曲控制 <10mm）。ACM 電鍍設備全球市占 9.6%（第二）、清洗 8.3%（第四，2025）。 另 Lam Research 以 Durendal（SABRE 3D 平台）解 megapillar 高度不均/doming 問題（web_FanOut銅電鍍_SemiEng_20260726）——與本頁「電鍍為大面板五大瓶頸之一」判斷相互印證。
台灣 FOPLP 設備商深挖（agy 網搜 2026-07-26，中信心）
完整口徑見 產業_FOPLP台灣供應鏈web深挖_20260726；各家時點與客戶為網搜彙整，數字待法說/財報核對。 2026-07-26 抽驗查證（Google News/工商/鉅亨/TechNews）：✅ 志聖入股東捷（10.17 億私募）、✅ 亞智 2026-06-15 交付全球首台 310×310 ECD（卡位 CoPoS）、✅ 鈦昇橋頭新廠興建中（另證實英特爾訂單量年增五成，經濟日報 2026-04-20）、✅ 山太士 2025 轉盈 EPS 4.41（MoneyDJ 2026-03-19）、✅ 力成 capex 2026/2027 皆逼近 400 億、博通/AMD 為 FOPLP NRE 客戶（web_力成FOPLP博通AMD_TechNews_20260726，財訊）。
G2C+ 聯盟（志聖＋均豪＋均華＋東捷）
一站式整線方案：志聖（熱烤/壓膜）＋均豪（AOI/研磨）＋均華（黏晶/Sorter）＋東捷（雷射修復/TGV），覆蓋台積電、日月光、力成、群創四大客戶；2025 整線驗證完成、2026 放量，訂單能見度 1.5–2 年。志聖 2026-03 以 10.17 億元認購東捷私募股，成為最大法人股東（✅ 已查證：鉅亨 2026-03-20／經濟日報 2026-03-21；持股約 10.8%——與 2467_志聖工業（市） 頁既有口徑相符）。「梁又文兼任東捷董事長」已於 2026-07-26 查證屬實（Yahoo 股市／公開資訊觀測站公司基本資料：東捷董事長兼發言人為梁又文，2026-05-28 股東常會全面改選；見 產業_東捷8064產品技術web深挖_20260726）。
| 公司 | FOPLP 環節 | 主要客戶 | 放量時點 |
|---|---|---|---|
| 2467_志聖工業（市） | 撕膜/壓膜/真空高壓壓烤、De-Warpage 翹曲消除烘烤 | 力成、群創、日月光、台積電熱製程 | 2026 整機集中交機；半導體占比 >50% |
| 5443_均豪精密（櫃） | 面板級 AOI、白光干涉量測、研磨拋光、黃光顯影蝕刻自動化 | 日月光、力成、群創、台積電 | 2026 批量出貨；能見度至 2027 |
| 6640_均華精密（櫃） | 高精度 Die Sorter、面板級 Die Bonder / P&P | 台積電（CoWoS/CoPoS 黏晶本土主力）、日月光 | 在手訂單至 2027Q2；黏晶機占比邁向 50%+ |
| 8064_東捷（櫃） | RDL 線路檢查/3D 量測、LLO 雷射剝離、雷射修整、IC 鍵合、TGV 玻璃雷射改質與切割 | 日月光、力成、群創 | 2025–2026 拉貨高峰；半導體占比估 >30% |
| 2464_盟立（市） | FOPLP 整廠 AMHS（OHT/EFEM/Stocker）；發起 E-core System 玻璃載板搬運聯盟 | 力成、群創整廠自動化專案 | 2026Q1 起裝機加速轉盈；半導體占比 >60% |
| 8027_鈦昇（櫃） | TGV 雷射鑽孔、ABF 鑽孔、電漿清洗、載板雷射剝離 | 力成、群創、SpaceX；美系晶片龍頭驗證尾聲 | 2026Q3 橋頭新廠啟用（產能 +1.8 倍）；2026H2–2027 TGV 放量 |
| 3131_弘塑（櫃） | 面板級濕製程（清洗/蝕刻/去光阻）＋化學品；傳與德國 Singulus 結盟（待核對） | 台積電（CoWoS/SoIC 濕製程主力）、日月光、力成 | 新竹二期開出；能見度 2028–2030 |
| 3583_辛耘（市） | 面板級濕製程、TBDB 暫時貼合/剝離 | 台積電（嘉義 AP7）、日月光 | 2026 雙位數成長；能見度 2027–2028 |
| 6187_萬潤（櫃） | 點膠、P&P、AOI、散熱貼合 | 台積電、日月光、美系 AI 晶片廠 | 2026 擴大出貨 SoIC/CPO/FOPLP |
| 7734_印能科技（櫃） | 高壓真空除泡 VTS（全球市占 >80%）、WSAS 翹曲抑制、EvoRTS 殘留物去除 | 台積電（CoWoS/CoPoS）、日月光、力成 | 2026 年中試產單轉量產單；能見度 2027Q1 |
| 6937_天虹（市） | 310×310mm 面板級 PVD（自製率近 90%）、PLP Descum、ALD | 日月光（CoPoS 產線）、台積電（矽光子） | 2025 驗證、2026 批量交機 |
| 3455_由田（櫃） | FOPLP AOI（台廠首家取得 FOPLP 檢測訂單）、螢光專利 RDL 黃光檢測 | 前十大 OSAT 中 5 家（含日月光、力成） | 2026Q2 起交機認列高峰；半導體占比 >50% |
| 3563_牧德（櫃） | FOPLP 線路檢查 AOI、CoWoS 大尺寸 AVI | 日月光（策略股東兼主要客戶） | 2026 半導體設備倍數成長 |
| 亞智科技（未） | RDL 全套濕製程/電鍍 ECD：Omni 310x／510x／700x 平台 | 國際 IDM、日月光/力成、群創 | 2026-06 交付全球首台 310×310mm ECD 量產設備；2026–2027 放量 |
| 3644_凌嘉科技（興） | 乾式製程：Plasma Desmear／Descum、Ti etching、Ti/Cu 種子層濺鍍；700×700mm FOPLP 整線（濺鍍/蝕刻/烤箱） | 日月光（含矽品、環旭）、美系低軌衛星大廠 | 2026H1 700×700mm FOPLP 設備首批出貨；2026-06-15 登錄興櫃。RDL 製程能力見 技術_Desmear與Descum |
關鍵 Claim
TSMC 規劃採用 12inch SiC 方型基板（310mm×310mm），2027 年跨入量產。（estimate，中信心，來源：福邦投顧 2026-03）
台廠 FOPLP 設備 / 封裝動態（2026-05-21 天虹小場）
6937_天虹（市） 提供 PLP PVD（面板級正背面金屬鍍膜，二號機已出貨、洽談三號機）與 PLP ALD（預計明年農曆年後交機），切入 PVD 種子層 / 介電鍍膜環節，並有 ABF 載板新蝕刻配方。6147_頎邦（櫃） 被點名投入玻璃 FOPLP（待查證）。來源 活動_天虹_小場_20260521。
2026-07 進度更新（agy web 搜尋 2026-07-10，方向性）
- 3711_日月光投控（市）：310×310mm PLP 全自動化產線 2026 年底量產；2026 capex 由 53 億拉升至 85 億美元。
- 6239_力成（市）：P11 廠無塵室 2026H1 完成，2027H1 量產（初期目標月產 6,000 片面板）；與 AMD 深化合作、已預約 2027 產能；另購友達舊廠（P12）預留 FOPLP。
- 3481_群創（市）：Chip-first 月出貨升至 4,000 萬顆，打入 SpaceX 星鏈地面接收器 RF 與車用/PMIC；RDL/TGV 目標 2026–2027 完成認證量產。
- 2330_台積電（市）：CoPoS 310×310mm R&D 線，2026 年中完成材料設備認證、2027 pilot、2028H2–2029 量產（首客戶傳為 NVIDIA Feynman 世代）。
- 山太士平衡膜、達興 PSPI/LRL 等材料 2026 為關鍵驗證期，隨客戶量產上線放量。
TrendForce 口徑（2026-06-17，web_台積電CoPoS玻璃基板_TechNews_20260726，defuddle 全文）
- 台積電短期聚焦 CoPoS 310×310mm：2026 為設備材料驗證關鍵期、2027 試產、2028H2 量產（與 vault 既有口徑一致）；下階段玻璃基板（Glass Core）合理量產時程 2030 年後。
- TGV 四大挑戰：雷射能量不穩→孔徑一致性不足、鑽孔微裂紋、蝕刻液難深入 10µm 孔徑、量產動態對位精度；玻璃 >500×500mm 後維持奈米級平整度難度大增、多層異質堆疊 CTE 失配翹曲。
- 台灣面板廠先發優勢：PMIC/RF FOPLP 已量產、封裝尺寸 620×750mm（活化折舊完畢產線）；大尺寸玻璃搬送/對位/均勻沉積 know-how 是往 TGV 的基礎。
- 台廠材料/設備呼應：特化廠低溫固化介電材料（製程 <180°C 降熱應力）；設備廠「雷射改質→蝕刻」兩階段鑽孔（10µm 以下孔形控制優於直接雷射燒蝕）已通過國際 IDM 驗證、出貨爬升——與 8027_鈦昇（櫃）／8064_東捷（櫃） TGV 布局、5234_達興材料（市） 低溫介電方向相符。
CoPoS 首發產品口徑衝突（保留並列）
- Yole（2025-07，經 SemiEng 引用）：TSMC 將以面板載體 CoPoS 支援 NVIDIA Rubin Ultra 9.5 倍光罩 interposer，310×310mm 先行、再考慮更大尺寸（已同步規劃 515×510mm）。
- vault 較新口徑（2026-07，agy）：CoPoS 2028H2–2029 量產，首客戶傳為 NVIDIA Feynman 世代。 兩者時點與首發產品不一致；以較新口徑為主，Yole 舊口徑保留供追蹤 Rubin Ultra 是否改回 CoWoS 路線。
市場規模
- FOPLP 市值：CAGR 27.2%（2024–2030），.6B（2024）→ B（2030F）（estimate，中信心，Yole）
- 面板量口徑（Yole，2025-07 經 SemiEng 引用）：2024 約 $1.6 億美元 / 8 萬片面板（≈33 萬片 300mm 晶圓當量）→ 2030 約 $6.5 億美元 / 約 22 萬片面板（estimate，中信心）
- 先進封裝整體 2026 市值：617.1 億美元，超越傳統封裝（estimate，中信心，YOLE/IEK）
- Counterpoint（2026-06-23）FOPLP＋玻璃基板合計口徑：2024 約 $6.5 億 → 2030 突破 $81 億美元（+1,146%）；AI/HPC 2030 占 FOPLP 營收 45.6%；台日中 2030 占全球面板級封裝產能 84.8%（日本靠玻璃基板投資成長最快）。來源 web_FOPLP玻璃基板市場2030_TechNews_20260726（含玻璃基板，與 Yole 純 FOPLP 口徑不可直接比較）
翹曲問題與玻璃芯基板
FOPLP 尺寸擴大後，傳統有機載板在大面積下受熱不均，產生翹曲。解決方案： - 低 CTE 玻璃芯基板（Glass Core Substrate）：CTE 3–9 ppm/°C vs. 有機載板 12–20 ppm/°C - 台灣廠商參與 Glass Core 供應鏈（2H26 美系客戶驗證）
玻璃面板的失效模式（SemiEng 2026-06-29 整理，web_FOPLP第二波工程現實_SemiEng_20260722）：玻璃解決翹曲/尺寸穩定，但換來脆性破裂這一類新失效——且需要材料解，不是製程微調能救： - 表面微裂紋：原料製備/研磨拋光引入的微裂紋是應力集中點，濕蝕刻、熱循環、搬運都會延伸裂紋，且往往到後段才爆出來；面板越大、邊長越長、搬運互動越多，風險放大（Plan Optik）。 - TGV 銅裂：升溫時銅膨脹>玻璃，銅 recess 區成應力集中點起裂；降溫時銅回拉玻璃形成環向裂紋。Applied Materials 解法：低 CTE + 低模數 liner（襯墊層）同時補償失配並吸收應變能，模擬應力降 ~60%，兼改善種子層附著（接 技術_TGV）。 - 玻璃載板重複使用風險：ASE 實測重複使用的玻璃載板邊緣出現 ~43µm 崩缺與微缺陷、抗衝擊韌性明顯下降——重複使用需搭配邊緣完整性篩檢，目前產線尚無系統性作法（接 技術_TBDB）。 - 模擬工具落差：現有模擬按晶圓級幾何驗證，30+ 顆嵌橋、20 步面板製程的累積應力行為要靠量產經驗回填；Synopsys 稱設計正走向「數十個 reticle」（42 reticle ≈ 100×150mm）。
關鍵材料
| 材料 | 應用 | 台灣廠商 | 時點 / 客戶（agy 2026-07-26，中信心） |
|---|---|---|---|
| 正型 PSPI、LRL 解黏層 | RDL First 介電層、雷射解鍵合 | 5234_達興材料（市）、1711_永光（市）、1717_長興（市） | 達興 2026 量產放量（台積電/OSAT/群創）；永光刮刀塗佈光阻已出貨、PSPI 2026 驗證中；長興乾膜光阻/液態膠材 2026 發酵 |
| 負型 PSPI 顯影液、剝離/蝕刻液 | RDL 負型製程 | 4755_三福化（市） | TMAH 顯影液回收 ppt 級，2026H1 量產放量（台積電 CoWoS/OSAT/群創） |
| 封裝清洗劑 | RDL/模封清洗 | 1773_勝一（市） | 電子級 IPA/PM，2026H2 新產線投產 |
| TGV 蝕刻氣體 | 玻璃載板 TGV | 4768_晶呈科技（櫃） | C4F6 特氣 2026Q2 投產，營收目標翻倍 |
| 翹曲平衡膜（Balance Film）、雷射解黏膜 | 大面板翹曲補償 | 3595_山太士（興） | 一線面板廠+封測廠驗證通過已量產；客戶群創 FOPLP／日月光／力成；2025 轉盈 EPS 4.41、2026 放量、規劃上櫃 |
| 先進封裝 PI 膜 | 應力緩衝層、解黏帶基材、防焊乾膜 | 3645_達邁（市） | T6 新產線 2026H2 試產放量；非軟板應用占比 45% |
| FOPLP 特殊金屬載板（Carrier） | 面板載板/導線架 | 6548_長華科技（櫃） | 2026 底送樣小量試產、2027 顯著貢獻（日月光/力成/IDM） |
| 精密噴墨助焊劑、介電/光學墨水 | FOPLP/CoWoS 加法製程 | 4741_泓瀚（櫃） | 2025–2026 客戶共同開發認證，目標 2026 入 BOM |
| Low Dk/CTE 玻纖布、TGV 玻璃基材 | 玻璃基板上游 | 1802_台玻（市） | 2025–2026 美系/台系客戶驗證、2026H2–2027 拉貨（欣興/臻鼎/CCL 廠） |
玻璃基板/TGV 載板端（欣興＝Intel 核心夥伴 2027–2028 量產、臻鼎雙軌先 ABF、景碩 TGV 技術儲備）詳見 供應鏈_玻璃芯基板。
關鍵製程技術要點（agy 網搜 2026-07-26，低–中信心，待專業文獻核對）
- TGV 成孔主流＝雷射改質＋濕蝕刻（LIDE 類）：超快雷射局部晶相變質 → HF 系選擇性濕蝕刻；相比直接雷射鑽孔可達無內應力、孔壁平滑、真圓度佳，孔徑 <10µm、深寬比 15–20:1；後段挑戰在深孔電鍍銅連續性與氣泡殘留。詳見 技術_TGV。
- 大面板 RDL 電鍍均勻性：>600mm 方形面板邊角 vs 中心電流密度差與流場紊流為主要不均來源；解法為多區獨立陽極（multi-zone anodes）＋高頻脈衝電鍍，目標銅厚均勻性 ±3% 以內；L/S 朝 ≤2µm/2µm。
- 翹曲控制：異質材料 CTE 錯配＋EMC 固化冷卻體積收縮為主因；解法＝低收縮低吸濕 EMC、雙面對稱 RDL 補償層（symmetric balancing RDL）、真空動態壓膜＋分段控溫。
技術瓶頸 / 風險
- 大面積翹曲管控（尤其 RDL First 面板級）
- Die shift 控制（Mold First 的問題，RDL First 改善）
- 面板尺寸規格尚未統一：群創 700×700、Amkor 650×650（一片 650 玻璃面板容納 4 片 300×300）、力成 510×510、Nepes 600×600、基板廠陣營 515×510、SpaceX 規劃自建 700×700 FOPLP 線——來自面板/基板/晶圓代工不同出身的廠商沿用既有產線規格（SemiEng 2025-07）
相關技術
- 技術_RDL（RDL First 製程核心）
- 技術_PSPI（RDL 介電材料）
- 技術_玻璃芯基板（翹曲問題解方）
- 技術_TSV（TSV 作為 FOPLP 中的垂直互連）
- 技術_CoPoS（方形 carrier / panel 的高階封裝延伸）
- 技術_WMCM（晶圓級多 die fan-out / RDL 平台，可視為 InFO 升級方向）
- 技術_嵌入式基板（FOPLP / C3iM 與晶片內埋、垂直供電、功率模組整合有工法相鄰性）
- PVD（RDL 種子層）
- 技術_CMP（大面積平坦化）
- 技術_Desmear與Descum（RDL 鑽孔後除膠渣／顯影後去殘膠，濕轉乾為台廠切入點）
- 技術_ABF載板（四工法中 (D) 路線的介電基材）
供應鏈
圖解
圖說：封裝製程演進脈絡圖：從傳統封裝（Wire Bond、FC BGA）到先進封裝（FOWLP、CoWoS、FOPLP），面板尺寸不斷擴大。
圖說：FOPLP 市值趨勢圖（2024–2030F）：CAGR 27.2%，從 1.6 億美元增長至 7 億美元，2026 年預計達 3 億美元。
圖說：FOPLP Carrier Board 製程示意圖：Mold First 與 RDL First 兩種路線，目前趨向 RDL First 以解決晶片偏移（die shift）問題。
來源
- 報告_福邦_半導體特化耗材展望202603，報告日：2026-03（材料供應鏈）
- 報告_呂紹旭_玻璃載板FOPLP_20260508，報告日：2026-05-08（製程設備、Chip-First/Last 路線、終端廠布局）
- 活動_恆勁科技_2026Q1法說_20260526，報告日：2026-05-26（恆勁 C3iM / FOPLP 量產與 AI 電源應用口徑）
- web_FOPLP面板級封裝崛起_SemiEng_20260722，文章日：2025-07-29（ECTC 2025 基礎：ASE 300mm 面板 chip-last 論文、TSMC 非感光 PI 翹曲材料論文、Yole 面板量預測、各廠面板尺寸）
- web_FOPLP第二波工程現實_SemiEng_20260722，文章日：2026-06-29（玻璃失效模式、AMAT TGV liner、ASE 載板重複使用實測、panel 級 TBM/光阻/設備缺口、42 reticle 設計趨勢）
- web_FOPLP面板檢測量測_SemiEng_20260722，文章日：2026-07-12（HDFO 檢測規格演進、AOI 極限與 IR/X-ray 缺口、資料量與翹曲對光學量測影響、adaptive lithography 資料引擎）
- 產業_FOPLP台灣供應鏈web深挖_20260726，agy web 搜尋：2026-07-26（台廠設備商 15 家/材料廠 12 家環節-客戶-時點、G2C+ 志聖入股東捷、亞智 Omni ECD、國際廠面板級機型、群創營運口徑、主導廠時程對照；皆中信心待核對）
- web_台積電CoPoS玻璃基板_TechNews_20260726，文章日：2026-06-17（TrendForce：CoPoS 時程、玻璃基板 2030 後、TGV 四大挑戰、台面板廠 620×750mm、台廠低溫介電/兩階段鑽孔）
- web_ACM面板級水平電鍍_TechNews_20260726，文章日：2026-04-10（ACM Ultra ECP ap-p 水平電鍍規格、負壓清洗、邊緣濕蝕刻）
- web_FOPLP玻璃基板市場2030_TechNews_20260726，文章日：2026-06-24（Counterpoint：2030 $81 億、AI/HPC 45.6%、台日中產能 84.8%）
- web_FanOut銅電鍍_SemiEng_20260726（Lam Research Durendal megapillar 電鍍技術文）
- web_ASE_FOCoS_ChipLast_SemiEng_20260726（ASE ECTC 2020：FOCoS chip-last 量產良率 >99%、玻璃載板厚度/CTE 以 3D-FEM 優化）
- web_FOWLP翹曲Review論文全文_Frontiers_20260726（Frontiers in Electronics 2025-02 翹曲 review 全文存檔，待精讀）
- 產業_FOWLP翹曲Review_SemiEng_20260726（SemiEngineering 對上述 ASU 翹曲 review 論文之簡介；翹曲特徵化 / 理論-數值-AI/ML 建模方法綜述）
- web_FOPLP_RDL四種製備方法_absm_20260726，文章日：2026-02（艾邦半導體網，整理自 J. H. Lau《Hybrid Bonding, Advanced Substrates, Failure Mechanisms, and Thermal Management for Chiplets and Heterogeneous Integration》；FOPLP RDL 四種製備工法與 A~H 流程/實體圖）
- web_凌嘉RDL製程_官網_20260726，2026-07-26 擷取（凌嘉科技官網：Die-First/Face-up 與 Die-Last RDL 流程圖、Desmear/Descum/Ti etching/seed 濺鍍能力、濕轉乾 ESG 口徑）