CoPoS

定義

CoPoS（Chip on Panel on Substrate）可理解為把先進封裝從圓形晶圓載體推向方形 panel / carrier 的路線，與 技術_FOPLP、RDL-First、玻璃 / 方形 carrier 相關。華南投顧報告提到 CoPoS 採 310×310mm 方形 carrier，對搬運速度、對位精度、翹曲控制與濕製程穩定度要求更高。其根本動機是面積經濟——方形面板貼合方形大晶片，面積利用率顯著高於圓晶圓；當 AI 加速器中介層尺寸朝 5.5–9× 光罩擴張、CoWoS 產能與成本吃緊時，面板化是延續尺寸/成本曲線的下一步。

與 CoWoS / FOPLP 的差異

製程結構（Chip-Last / RDL-First）

高階 CoPoS 採 RDL-First ＋ Chip-Last：先在（玻璃）載板上做好高品質 RDL，再貼裝已測良的大晶片。流程主幹：

1. 玻璃 carrier 備製
2. 下層 RDL（微影 / 電鍍）
3. 晶片面朝下貼合（Chip-Last）
4. 封膠 Molding
5. 上層 RDL ＋ bump
6. 解鍵合（debond）/ 切割

四大挑戰（方形大面板相對圓晶圓）

玻璃六大關鍵製程設備鐵路圖

玻璃載板設備需求對應「TGV 雷射改質 → 蝕刻通孔 → AOI 檢測 → PVD 種子層 → 電鍍銅 → CMP 研磨」六大製程，台廠多從 PCB/面板/半導體既有技術延伸切入；AOI 為台廠相對優勢環節。

材料端（玻璃原片 Corning/AGC/SCHOTT、PSPI、顯影、清洗、TGV 氣體）詳見 技術_玻璃芯基板、供應鏈_玻璃芯基板。

封裝 / 製造端與採用端

oS 架構深解與 PI 提升機制（郭明錤 2026-06-11）

來源：郭明錤對台積電 JPCA Show 2026-06-11 簡報外流頁「Glass Substrate Development for CoWoS」的解讀（memo_郭明錤_台積電玻璃芯基板oS解讀_20260611）。

結構與 oS 的地位： - 玻璃核心基板為三層設計：玻璃核心（Glass Core）夾在兩層 ABF 增層（Build-up）之間——即 CoPoS 中的「oS」。 - 台積電測試時是把玻璃基板（簡報標 glass-SBT）與既有 CoW（Chip-on-Wafer，測試載具） 搭配，而非與 CoP 搭配——凸顯 oS 的重要性更勝 CoP。 - oS 解決翹曲（Warpage）與耐用性，直接決定晶片「做不做得到、能不能運作」，是「雪中送炭」的標配；CoP 解決生產效率與切割經濟性（攸關成本 / 價格），屬「錦上添花」的優化。

PI（電源完整性）提升機制——對客戶的核心價值： - 玻璃核心基板變薄 → TGV 垂直導通通道變短 → 通道電阻 R 與迴路電感 L 雙降 → PI（Power Integrity）提升。 - 更好的 PI → 更穩定供電 → 釋放更多 Power Headroom → 可整合更多電晶體 / 拉高時脈 → 更強 AI 算力。 - 客戶不為「生產效率」（晶圓廠基本責任）付溢價，但願為 AI 算力增長買單——這是 Nvidia 對玻璃核心基板態度積極的原因。

成本邏輯（為何高單價不阻礙採用）： - 玻璃單片成本比現有 ABF 高出數倍（群創加工的玻璃單價最貴、為最核心關鍵材料）。 - 但基板僅佔 AI 晶片 BOM 的低個位數（1–5%），而封裝良率損失金額往往達基板成本的 5–10 倍；玻璃核心基板能提高良率、降低封裝良率損失，故高單價不阻礙採用意願。

規格與供應鏈調查： - 簡報玻璃核心基板由 250×250mm 全尺寸基板切割而來；ABF 增層主用味之素 GL107 混 ABF-GCP，測試 24–28 層（2027–2028 AI 晶片主流 ABF 規格）。 - 目前 250×250mm 切割由揖斐電負責；預計 2H27 進入 510×515mm 預量產模擬時，揖斐電若為保護高毛利、降低複雜度，可能把切割轉交對玻璃更熟悉的群創。 - TGV 為玻璃核心基板關鍵 know-how，目前掌握在台積電與群創手中；JPCA Q&A 中台積電當場拒答 TGV 細節（但詳答 IVR / eDTC / LSI 整合問題）。 - 客戶面：除 Nvidia 外，已有兩家美系客戶強烈興趣。

量產時程： 若一切順利，台積電目標 4Q28–1Q29 開始量產玻璃核心基板，配合 Nvidia AI 晶片世代交替。

圖解

flowchart TD
    A["CoPoS = CoP + oS"] --> B["CoP Chip on Panel<br>生產效率與切割經濟性"]
    A --> C["oS on Substrate 玻璃基板<br>翹曲與耐用性"]
    C --> D["玻璃核心基板變薄"]
    D --> E["TGV垂直導通通道變短"]
    E --> F["通道電阻R與迴路電感L雙降"]
    F --> G["PI電源完整性提升"]
    G --> H["更穩定供電/釋放Power Headroom"]
    H --> I["可整合更多電晶體/拉高時脈"]
    I --> J["更強AI算力"]

商業化時程

投資觀察

• CoPoS 若從客戶組織準備走向量產，設備驗證最先反映訂單能見度（濕製程、underfill、AOI、CMP、PVD/電鍍），其次材料卡位，最後採用端放量。
• 方形 carrier 放大翹曲、邊角均勻性、搬運與檢測問題，設備供應鏈比封裝產能更早進入驗證。
• 兩大不確定性（決定玻璃量產時點）：① 玻璃芯基板 BOM 成本需降至 USD 400/片以下（TGV 試產仍 USD 400–500/片、整片 ASP 可能 > USD 1,500 vs 大尺寸 ABF 約 USD 200）；② RDL 與玻璃/ABF/銅界面脫層；另 Intel 技術_EMIB-T 可能排擠基板廠玻璃投資優先序。
• 投資重點 memo 與分級名單見 分析_CoPoS面板級封裝。

觀察重點

1. 台積電 CoPoS 試產時程（2027 規劃是否提前 / 遞延）
2. 玻璃芯基板 BOM 成本是否降向 USD 400/片
3. RDL 脫層問題是否突破
4. Broadcom Switch ASIC 玻璃核心採用進度（量產關鍵觸媒）
5. 台廠設備商客戶機台驗收 / 訂單能見度
6. 正型 PSPI 等材料取得 Glass Core 供應商認證
7. Intel EMIB-T 與玻璃核心的產能優先序

相關技術

• 技術_FOPLP（面板級扇出，CoPoS 同源廣義技術）
• 技術_玻璃芯基板（CoPoS 關鍵載體，重心）
• 技術_TGV（玻璃穿孔，玻璃芯基板核心製程）
• 技術_CoWoS（圓晶圓版高階封裝，CoPoS 的前身路線）
• 技術_RDL（RDL-First 製程核心）
• 技術_EMIB-T（Intel 路線，可能排擠基板廠玻璃產能優先序）

供應鏈

• 供應鏈_半導體製程設備
• 供應鏈_玻璃芯基板
• 技術_FOPLP

來源

• 報告_華南投顧_設備產業近況_20260512（CoPoS 310×310mm 方形 carrier、後段濕製程/檢測/搬運設備觀察）
• 報告_呂紹旭_玻璃載板FOPLP_20260508（Chip-First/Last 路線、終端廠面板尺寸、台積電 310mm 2027 試產）
• 報告_福邦_半導體特化耗材展望202603（封裝面板化演進、玻璃芯基板材料供應鏈）
• memo_玻璃載板FOPLP台廠設備_20260510（玻璃六大製程設備台廠對應）
• 260521_nmr_semi-renaissance，野村，2026-05-21（玻璃芯基板 BOM 成本、RDL 脫層、EMIB-T 排擠、Broadcom 先行）
• 活動_Corning_GLW_線上會議_20260512（玻璃基板大規模採用估 2030+）
• memo_台積電先進封裝產能_WMCM_20260526（CoWoS 2028 後轉向 CoPoS、AP7 P4 量產線索）
• 群益-3481-2602群創（群益證券，2026-06-22）— 台積電 CoWoS 玻璃基板開發計畫，群創 + 揖斐電（Ibiden）共同夥伴
• memo_郭明錤_台積電玻璃芯基板oS解讀_20260611（郭明錤，JPCA Show 2026-06-11）— COP=Coplanarity、三層 oS 結構、oS 重要性 > CoP、PI 提升機制、味之素 GL107/24–28 層、250→510mm 切割轉移、TGV know-how 台積電 + 群創、4Q28–1Q29 量產、2 家美系客戶
• 報告：CoPoS_面板級先進封裝深度報告_20260522.pdf｜分析：分析_CoPoS面板級封裝

相關頁面

• 分析_CoPoS供應鏈連結_MS_20260706
• 技術_Feynman
• INTC.US(intel)
• 分析_2026年中產業趨勢_定錨講座_20260612
• 分析_晶圓到先進封裝全流程技術報告
• 技術_G2C聯盟