定義
薄膜沉積是半導體製程中把金屬、介電層、阻障層、保護層或種子層沉積到晶圓、玻璃或封裝載體表面的核心技術。常見路線包含 PVD、CVD 與 ALD：PVD 偏金屬與 seed layer，CVD 偏量產型介電 / 保護薄膜，ALD 偏原子層級厚度控制與高深寬比覆蓋。
三大路線比較
| 技術 | 核心方式 | 優勢 | 限制 | 常見用途 |
|---|---|---|---|---|
| PVD | 真空濺鍍 / 蒸鍍 | 金屬薄膜、barrier / seed layer 成熟 | 高深寬比 coverage 較弱 | RDL 種子層、TGV 孔壁金屬化、金屬薄膜 |
| CVD | 氣體前驅物化學反應沉積 | 薄膜種類多、量產成熟 | 溫度、反應副產物與應力需控制 | 介電層、spacer、hard mask、passivation |
| ALD | 自限制反應逐層沉積 | 厚度控制最佳，高深寬比覆蓋能力強 | 沉積速率慢，設備與前驅物成本高 | High-k、DRAM 電容、阻障層、nTSV / 高深寬比結構 |
PVD
PVD（Physical Vapor Deposition，物理氣相沉積）是在真空環境下把靶材以濺鍍、蒸鍍等方式沉積到晶圓、玻璃或封裝載體表面。半導體與先進封裝中常用於金屬薄膜、barrier / seed layer、RDL 種子層、TGV 孔壁金屬化前段。
| 應用 | PVD 角色 | 相關技術 |
|---|---|---|
| 晶圓前段 / 後段金屬層 | barrier、liner、金屬薄膜 | 先進製程 |
| RDL | 銅電鍍前的種子層 | 技術_RDL |
| TGV / 玻璃載板 | 玻璃孔壁 seed layer | 技術_TGV、技術_玻璃芯基板 |
| FOPLP / CoPoS | 面板級 RDL 種子層 | 技術_FOPLP、技術_CoPoS |
CVD
CVD（Chemical Vapor Deposition，化學氣相沉積）是利用氣體前驅物在晶圓或基板表面發生化學反應，形成薄膜的沉積技術。它是半導體前段、後段與先進封裝中最基礎的薄膜製程之一，常見變體包含 LPCVD、PECVD、HDPCVD 等。
| 應用 | CVD 角色 | 觀察 |
|---|---|---|
| 前段邏輯 / 記憶體 | dielectric、spacer、hard mask 等薄膜 | 國際大廠主導，台廠自製率低 |
| 後段金屬互連 | 介電層、阻擋層、保護層 | 與 PVD / ALD 搭配 |
| 先進封裝 | passivation、介電層、保護膜 | 隨 RDL / 3D 封裝層數提高 |
| SiPh / 光電整合 | SiN、oxide 等光波導 / 絕緣層 | 與 技術_SiPh 並行觀察 |
3D 結構遷移帶來的設備增量
野村以 3D NAND 的歷史作為參考：2016–17 年 NAND 從 2D 遷移到 3D 後，etch 與 CVD（含 ALD、LPCVD）設備需求成長明顯高於產業平均。原因是 3D NAND 需要大量多層氧化物 / 氮化物堆疊、通道孔沉積與高深寬比結構覆蓋，channel hole etching 深寬比可達 60:1+。
同樣邏輯正在延伸到邏輯 IC。若先進邏輯從 2D / FinFET 持續走向 技術_GAA、forksheet、cFET 與 技術_BSPDN，每片晶圓的選擇性蝕刻、CVD、ALD 與平坦化步驟都會增加。若 pitch scaling 因 High-NA EUV 成本效益不足而放慢，產業更會把效能提升重心轉向 3D 結構創新，進一步拉動薄膜沉積與蝕刻設備需求。
關鍵設備商包括 Lam Research、Applied Materials、TEL、ASM International；其中 Lam Research 與 TEL 在高深寬比 etch、Applied Materials 與 ASM International 在沉積 / ALD 相關設備具有重要地位。
ALD
ALD（Atomic Layer Deposition，原子層沉積）利用自限制化學反應逐層沉積薄膜，可精確控制厚度至原子層級，廣泛應用於先進製程高介電材料、DRAM 電容、3D NAND 閘極氧化層與高深寬比結構。
flowchart LR
A[前驅物 A 脈衝
吸附至飽和] --> B[Purge 吹淨
移除多餘 A]
B --> C[前驅物 B 脈衝
與 A 反應]
C --> D[Purge 吹淨
移除副產物]
D --> |重複循環| A
D -.-> E[完成
1 原子層薄膜]
| 材料類型 | 代表化合物 | 應用 |
|---|---|---|
| 高介電 High-k | HfO2、La2O3、Y2O3 | Gate dielectric、DRAM 電容 |
| 阻障層 | TiN、TaN | 銅擴散阻障 |
| 種子層 / liner | Ru、Co | 銅填孔與高深寬比結構 |
設備瓶頸
- PVD：高真空、靶材管理、膜厚均勻性與大面積 panel 邊角 coverage。
- CVD：前驅物供應、反應副產物、腔體溫控、薄膜應力與氣流均勻性。
- ALD：沉積速率慢、前驅物純度與穩定性要求高，高深寬比結構的傳質挑戰大。
- 先進封裝大面積 carrier 導入後，三種沉積技術都會面臨均勻性、翹曲與產線節拍壓力。
台灣供應鏈觀察
| 環節 | 廠商 | 角色 |
|---|---|---|
| ALD 設備 | 6937_天虹（市） | 台灣自製 ALD 設備廠（Lumina UV ALD 全球首創、HB ALD 第四代腔體做鉬沉積，見 技術_鉬金屬互連）；供應絕緣層/保護層薄膜，受惠 SiPh / CPO 與智慧眼鏡光波導鍍膜需求 |
| ALD 前驅物 | 7887_宇川精材（興） | 高介電材料 La2O3 / Y2O3 等 ALD 前驅物 |
| PVD 設備 | 3580_友威科（櫃） | 真空濺鍍設備，玻璃載板與 RDL 種子層觀察 |
| 需求端 | 2330_台積電（市） | 先進製程與先進封裝沉積需求主軸 |
圖解
圖說：High-k 介電材料與能隙分布；傳統 SiO2 達 EOT 極限後，ALD 成為高介電材料沉積的重要技術。
圖說：熱輔助型與電漿輔助型 ALD 循環反應示意圖。
相關技術
- 技術_RDL
- 技術_TGV
- 技術_玻璃芯基板
- 技術_FOPLP
- 技術_CoPoS
- 技術_BSPDN
- 技術_TSV
- 技術_SiPh
- 技術_GAA
- 技術_Wafer-bonded NAND
- 技術_鉬金屬互連
供應鏈
來源
- 報告_福邦_半導體特化耗材展望202603
- 報告_呂紹旭_玻璃載板FOPLP_20260508
- memo_玻璃載板FOPLP台廠設備_20260510
- 報告_華南投顧_設備產業近況_20260512
- 260521_nmr_semi-renaissance，野村《Greater China Semi: A Guide to Semi Renaissance in 2026–30F》，2026-05-21
- 活動_天虹_小場_20260521，2026-05-21（天虹 ALD/PVD 機種、ALD vs CVD 速率差異、鉬沉積）