技術_InFO與Fan-out封裝

定義

Fan-out wafer-level packaging（FO-WLP，扇出型晶圓級封裝）是在晶片周圍用 molding compound 重組出更大的封裝面積，再用 RDL 把原本集中在晶片上的 I/O pad 扇出到更大的 bump / solder ball 陣列。它的核心價值是不用完整矽中介層，就能提高 I/O 密度、降低封裝厚度，並把多顆 die 或 PoP 結構整合進較薄的封裝。

InFO（Integrated Fan-Out）是 2330_台積電（市）的 fan-out 平台。台積電公開資料指出 InFO 自 2016 年進入高量產；InFO_oS（InFO on Substrate）則把 fan-out RDL 與基板結合，2017Q4 開始量產爬坡，用於網通 / HPC 多晶片封裝。

圖解

flowchart TD
    A[Known-good die] --> B[Die placement on carrier]
    B --> C[Molding / reconstituted wafer]
    C --> D[RDL build-up<br/>PSPI/PBO + Cu redistribution]
    D --> E[UBM / bump / solder ball]
    E --> F[Fan-out package]
    F --> G[Mobile AP / RF / networking / multi-die module]

    D -. 放大到 panel .-> H[[技術_FOPLP]]
    F -. 多 die 行動平台 .-> I[[技術_WMCM]]
    F -. 高功耗 HBM 系統分流 .-> J[[技術_CoWoS]]

圖說：Fan-out 的本質是「重組晶圓 + RDL 扇出」。若載體從圓晶圓放大到方形面板，會進一步走向技術_FOPLP；若整合多顆行動/消費 die，會走向技術_WMCM。

技術原理 / 流程

KGD 篩選：先挑出 known-good die，避免重組後報廢整顆封裝。
Die placement：把 die 放在暫時載體上；placement accuracy 會決定 RDL 對位窗口。
Molding / reconstitution：用 molding compound 固定 die，形成重組晶圓。
RDL build-up：塗佈 PSPI/PBO 介電層、曝光顯影、PVD 種子層、電鍍銅、蝕刻與清洗，重複形成多層 RDL。
Bump / ball attach：形成外部 I/O。
測試 / 切割 / 出貨：依應用做 CP、final test 或 system-level test。

主要型態

型態	說明	主要應用
InFO_PoP	將 application processor 與記憶體 PoP 整合，追求薄型與訊號路徑縮短	智慧型手機 AP
InFO_oS	Fan-out RDL 接到 substrate，支援較大封裝與多 die	網通、HPC、ASIC
Amkor SWIFT / SLIM	OSAT fan-out 平台，強調高密度 RDL、薄型與多 die 整合	mobile、networking、SiP
JCET XDFOI	長電科技 fan-out 平台，覆蓋 2D/2.5D fan-out 與 heterogeneous integration	消費、網通、HPC
WMCM	台積電晶圓級多晶片模組，可視為 InFO / fan-out 的多 die 延伸	Apple / 行動與消費電子

優點

薄型化：少了傳統 substrate 或中介層厚度，適合手機與可攜式裝置。
成本低於完整矽中介層：RDL 承擔 I/O redistribution，不需要大面積 silicon interposer。
I/O 扇出彈性：可把細 pitch pad 轉成較大 pitch 外部連接。
多 die 整合潛力：可把 AP、RF、PMIC、I/O 或小型 chiplet 整合在同一封裝。

缺點 / 困難點

困難	說明
Die shift	molding 後 die 位置偏移，會壓縮 RDL 對位窗口
Warpage	molding compound、銅 RDL、矽 die 的 CTE 不同，封裝越大越容易翹曲
RDL 良率	多層 RDL 線寬 / 線距縮小後，微影、電鍍與缺陷檢測難度上升
散熱	相對 CoWoS / 大型 substrate 封裝，fan-out 在高功耗 AI GPU 上熱路徑較吃力
測試與重工	多 die 整合後，單一 die 或 RDL 缺陷可能報廢整顆封裝

與其他先進封裝的差異

技術	互連核心	相對 fan-out 的定位
技術_CoWoS	silicon / RDL interposer + substrate	更高功耗、更大封裝、HBM 整合能力強
技術_SoIC	hybrid bonding / Cu-Cu bonding	垂直堆疊，互連密度更高，但製程與測試更難
技術_FOPLP	panel-level RDL first / chip-last	把 fan-out 放大到方形面板，追求面積經濟
技術_WMCM	wafer-level multi-chip + RDL	InFO / fan-out 在多 die 行動平台的延伸

關鍵廠商

廠商	角色
2330_台積電（市）	InFO / InFO_oS / WMCM 平台主導
3711_日月光投控（市）	OSAT fan-out / VIPack / FOCoS 生態，見技術_FOCoS與VIPack
Amkor	SWIFT / SLIM fan-out 平台
JCET	XDFOI fan-out 平台
6239_力成（市）	台灣封測廠，具晶圓級封裝與 panel-level 觀察價值

技術演進時程

時間	事件
2016	台積電 InFO 進入高量產，成為 fan-out 商業化代表
2017Q4	台積電 InFO_oS 量產爬坡，把 fan-out 與 substrate 結合
2024-2026	AI / HPC 封裝需求放大，fan-out 與 RDL 成為 CoWoS-R、FOCoS、WMCM、FOPLP 的共同底層能力
2026-2028	WMCM、FOPLP / CoPoS 推動 fan-out 從晶圓級走向多 die 與面板級

投資觀察

Fan-out 的投資重點不只在封裝廠，也在 RDL 材料與設備：技術_PSPI、PVD、電鍍、濕製程、AOI / metrology。
當 AI/HPC 從完整矽中介層走向 CoWoS-R/L、FOCoS-Bridge、FOPLP 時，RDL 製程能力會變成封裝廠與設備商的共同瓶頸。
InFO / WMCM 主要看 Apple 與行動消費電子節奏；FOPLP / CoPoS 則看 AI 大封裝成本與產能壓力。

InFO與Fan-out封裝

定義

圖解