Stock LLM Wiki

Scale-up

更新 2026-07-02

定義

Scale-up 是在同一 computing unit 內增加 GPU / XPU / switch / memory 等資源,讓它們以極高頻寬、低延遲方式互連。傳統定義多指同一 rack 內;新一代 AI supernode 會把 scale-up 延伸到跨 rack,但目標仍是讓跨 rack 連線速度接近 rack 內連線。

GS 2026 AI 光網路報告將 scale-up 定義為在同一設備 / computing unit 內增加 GPU 與運算資源;NVIDIA Vera Rubin / Rubin Ultra 將 scale-up 從 NVL72 擴到 NVL576 等 supernode。

主要互連方式

階段 代表互連 說明
Rack 內短距 PCB trace、DAC、AEC、NVLink cable 低延遲與可維修性優先
Rack / tray 結構 PCB midplane、CPC 初期成本高,但高速與組裝效率改善
更高頻寬 NPO / CPO、parallel optics、BiDi optics 光逐步靠近 ASIC / switch,降低長銅通道損耗
下一代 scale-up OCS、photonic fabric 仍待插損、SOA 噪聲、SiN / SiPh 製程驗證

與 TFF / DWDM 的關係

Scale-up 追求極低延遲、短距高頻寬與可維修性,不等於必然採用離散 DWDM / TFF。若平台商採多光纖 parallel optics、BiDi、多排 FAU 或 on-chip WDM,傳統離散 TFF MUX/DEMUX 用量可能低於 CPO 題材想像。

架構選擇 對 TFF / DWDM
多光纖 parallel optics 單纖多波長需求下降,TFF 槓桿較低
BiDi / 多排 FAU 仍需光學耦合與濾光,但不一定是高階 DWDM TFF
離散 WDM MUX/DEMUX TFF 需求上升
on-chip AWG / ring / echelle MUX/DEMUX 需求存在,但可能不由離散 TFF 承接
ELS / 光源濾鏡 TFF 可作光源濾波、帶通、邊緣濾光或 PBS/PBC,需看平台設計

圖解

flowchart TD
    A["Scale-up:同一 computing unit 內<br>GPU / XPU / switch / memory 互連"]
    A --> B["Rack 內短距<br>PCB trace / DAC / AEC / NVLink cable"]
    B --> C["Rack / tray 結構<br>PCB midplane / CPC"]
    C --> D["更高頻寬<br>NPO / CPO、parallel optics、BiDi optics"]
    D --> E["下一代<br>scale-up OCS、photonic fabric"]
    D --> F["架構選擇對 TFF/DWDM 的影響"]
    F --> F1["多光纖 parallel optics<br>TFF 槓桿較低"]
    F --> F2["BiDi / 多排 FAU<br>不一定是高階 DWDM TFF"]
    F --> F3["離散 WDM MUX/DEMUX<br>TFF 需求上升"]
    F --> F4["on-chip AWG / ring / echelle<br>可能不由離散 TFF 承接"]

投資觀察

  • 2027 Rubin Ultra NVL576 是 scale-up 走光的重要驗證節點。
  • 2028 Feynman / NVLink8 CPO 是 scale-up 真正光化的關鍵窗口。
  • 技術_薄膜濾光片TFF 而言,不能把「scale-up 光化」直接等同於「DWDM TFF 放量」;要追蹤平台是否採少纖多波長,或改用多光纖 / on-chip WDM。

相關

來源

相關頁面