與 CPO 的關係
CPC（Co-Packaged Copper）與 技術_CPO（Co-Packaged Optics）為 2026-2028 ASIC 平台 golden window 的兩條並行路線：CPO 走 scale-up（最高頻寬 / 最低功耗、ASIC 內共封裝光學引擎），CPC 走 scale-out（pluggable 銅互連 / 部署彈性 / 維護便利 / 標準化生態）。同一 ASIC 通常會同時設計兩種介面以對應不同部署需求；hyperscaler 依機櫃位置、距離與升級頻率決定 CPO : CPC 比例。
定義
CPC 是把銅互連保留在 ASIC 封裝後的 I/O 路徑（pluggable copper 或近端銅纜），相對於把光引擎直接共封裝的 CPO 路線。在系統視角下，CPC 不是一項新材料技術，而是「銅介質 + 高速 SerDes + pluggable / DAC / AEC 連接器」的延伸組合：
- 仍使用銅（含 DAC、AEC、AOC 等），保留現有 OSFP / QSFP-DD 介面與標準化生態
- 不在封裝內整合光引擎，但要求 ASIC 設計同時保留高密度銅 I/O（與 CPO 並列存在）
- 信號速度已用到 224 Gbps PAM4；448 Gbps 是否可行取決於調變與距離：PAM4 在銅上尚未證實，PAM6 搭 CPC／twinax 約 1m 內已有樣品（見下方 448G 段；OCP 2026，2026-10）
CPC 與 CPO 的同時設計就是 NVIDIA 在 2026 Spectrum-X CPO Switch 與既有 InfiniBand / 銅連接同時並行的核心理念——CPO 解效能，CPC 解部署彈性與成熟度。
CPC vs CPO 對比
| 維度 | CPC（Co-Packaged Copper / Pluggable） | CPO（Co-Packaged Optics） |
|---|---|---|
| 互連介質 | 銅（DAC / AEC / AOC、PCB midplane） | 光（PIC + FAU + 光纖） |
| ASIC 入光 / 入電位置 | I/O 在封裝邊緣 → SerDes → 銅纜 | 光引擎與 ASIC 同封裝 → 直接出光纖 |
| 訊號損耗 | 高（銅 channel loss 1 dB/cm @ 53 GHz） | 低（光纖 0.2 dB/km @ 1550nm） |
| 距離 | mm ~ cm（封裝內）；m 級（短距 DAC / AEC） | cm ~ km（跨機櫃 / 跨資料中心） |
| 頻寬上限 | 224 Gbps PAM4（單 lane）成熟；448G 依調變與距離分流（PAM4 未證實，PAM6 約 1m 內有樣品） | 1.6T → 6.4T → 12.8T+ |
| 功耗 | 高（需 retimer / DSP 補償） | 低（CPO 在 1.6T 級可省 ~180 MW / million-GPU） |
| 部署彈性 | 高（pluggable、易維護、可熱插拔） | 低（封裝後不可換、需重啟整顆 IC） |
| 生態 / 標準 | 成熟（OSFP / QSFP-DD / SFP） | 發展中（OIF / IEEE 標準仍在收斂） |
| 良率 / 維修 | 模組化、單顆替換 | 一點 defect 毀整顆封裝 |
| 場景 | scale-out / 機櫃間 / 短距 / 短期 | scale-up / 機櫃內 / 長距 / 中長期 |
為何 2026-2028 CPC 不會被 CPO 立即取代
- 標準化進度差：CPO 規格（OE 介面、光源外置 ELS、connector、可服務性 SOP）仍在 OIF / IEEE / SNIA 收斂；CPC 沿用既有生態，hyperscaler 部署風險低
- 熱與良率敏感度：CPO 一點封裝缺陷會毀整顆 IC（ASIC + 光引擎 + FAU 同封裝），CPC 模組化單顆替換成本低
- 可服務性（Serviceability）：CPO 維修 SOP 需重建（含光纖再對位 / FAU 重接）；CPC 沿用 pluggable 拔插即換
- 生態與成本：光元件（DFB / VCSEL / Comb Laser / MRM / EAM）供應仍緊張，pluggable 銅纜成本與供應穩定
- 應用分層：scale-out 對單 lane 頻寬要求較 scale-up 寬鬆，銅介質在 1.6T 級仍可運作
NVIDIA 訊號
NVIDIA 明確說 「CPO and copper coexist, layered deployment」——CPO 與銅線將分層共存。機櫃內 scale-up 走 CPO 解功耗、機櫃間 scale-out 走 CPC 解彈性，而非全面轉光。
448G 銅互連：依調變與距離分流（修正，OCP 2026，2026-10）
修正沿革
舊說法：「448 Gbps PAM4 在銅介質不可行、CPC 被迫轉 CPO」（穎崴 2026/05/14 簡報整理）→ OCP 2026 一手資料（OIF、立訊、TE、Samtec、貿聯，2026-10）：「不可行」只對 PAM4＋長距成立，不是銅整體；PAM6 搭 CPC／twinax 約 1m 內已有樣品與初測，OIF 已立案。CPO 轉折應改讀為「依拓撲與距離分流」，而非「448G 必撞牆」。
穎崴 2026/05/14 簡報整理的物理限制仍是 PAM4 的真實挑戰：
- 銅 Channel Loss：1 inch 高階介電質 @ 112 GHz Nyquist，插損已接近 −10 dB
- Skin Effect Limit：> 100 GHz 時 skin depth 跌破 0.2 μm
- 介電損耗倍數：損耗隨頻率線性放大
- DSP Power Explosion：要靠 DSP 補償物理 loss，ADC 取樣需 > 224 GS/s
| 規格 | 224G PAM4 | 448G PAM4 | 448G PAM6 | 448G PAM8 |
|---|---|---|---|---|
| Bits/Symbol | 2 | 2 | ~2.58 | 3 |
| 符號率 | — | 224 GBd | 173 GBd（貿聯）／165 GBd（OIF，含不含 FEC 開銷未明） | 150 GBd |
| Nyquist | 56 GHz | 112 GHz | 86.8 GHz | 74.7 GHz |
| SNR Penalty | 0 dB (Ref) | 0 dB (Ref) | −3.7 dB（穎崴）／−4.4 dB（貿聯） | −6.2 dB（穎崴）／−7.4 dB（貿聯） |
| DSP 複雜 | Medium | High | Higher | Highest |
| 銅可行性 | 成熟生態 | 尚未證實（貿聯含 PCB 樣品 112 GHz 約 −40 dB） | 約 1m 內有樣品與初測 | SNR 懸崖 |
（SNR 基準口徑：穎崴與貿聯相對 PAM4 的 dB 值不同，並列保留；報告_OCP2026_貿聯_448G高速互連_20261015，2026-10）
OCP 2026 一手資料
| 來源 | 內容 | 性質／口徑 |
|---|---|---|
| OIF（Nathan Tracy、Ye Tang、Kathy Liu）（video_OCP2026_OIF_448G電氣介面_20261015，2026-10） | 448G 白皮書約 2025-11 完成；已啟動 VSR（晶片到模組）與 LR（纜線／背板）兩案，其餘應用預期續啟；PAM6 為被動 LR 起點，≥1m 被動銅可能長期維持 PAM6；PAM4 長距銅需靠 AEC／ACC；CPC 連接器 2025 年量測已過 90～100 GHz，可支援 PAM6，PAM4 仍有距離；pair 內偏斜需新增規範；PAM4 vs PAM6 結論未定 | 標準組織，字幕音譯有誤差 |
| 立訊（報告_OCP2026_立訊_400G電氣銅互連_20261015，2026-10） | 彈性體 CPC 300mm 31AWG CPC-CPC 去嵌入約 −14 dB@110GHz；纜線段 1.6m 約 −35 dB@90GHz；前面板 LR 段約 1.0m 約 −30 dB@90GHz；稱 PAM6 近期可行、PAM4「within reach」；booth A31 展示 | 樣品與初測，無客戶揭露；dB 為圖上目測 |
| TE（報告_OCP2026_TE_448G共封裝銅纜_20261015，2026-10） | 模擬：到背板 PAM6 90GHz，CPC 約 6 dB／NPC 約 12 dB；到 I/O PAM4 112GHz，CPC 約 7 dB／NPC 約 14 dB；250mm 30AWG twinax 約 4 dB vs 254mm stripline 23 dB；溫度 20→90℃ 約 +2.4 dB；稱 CPC 是通往 CPO 的自然過渡 | 簡報自標模擬值，不含封裝損耗；非已授權 OCP 規格貢獻 |
| Samtec（報告_OCP2026_Samtec_224G448G銅光連接_20261015，2026-10） | 448G CPC/CPC PoC：兩基板座＋1.0m 纜，PAM4／PAM6；Eye Speed twinax skew 最大 1.75ps/m | 概念驗證展示 |
| 貿聯（Rosenberger 量測）（報告_OCP2026_貿聯_448G高速互連_20261015，2026-10） | CPC（39AWG ParaLink＋Rosenberger TeraNano）500mm 樣品：56GHz 約 −21、86.7GHz 約 −30、112GHz 約 −40 dB；ParaLink 85cm 去嵌入至 110GHz 約 −14 dB | 含不含 PCB 待確認；展示 booth B29，無量產年份 |
圖說：「copper wall」規格表：PAM4／PAM6／PAM8 的 bits per symbol 2／2.585／3、symbol rate 224／173／150GBd、Nyquist 112／87／75GHz、相對 PAM4 SNR 0／-4.4／-7.4dB。（報告_OCP2026_貿聯_448G高速互連_20261015，2026-10）
量測 dB 不可直接比較
貿聯 −40 dB@112GHz（500mm 樣品，可能含 PCB）、TE 約 7 dB@112GHz（模擬、僅連接器路徑、不含封裝）、立訊 −14 dB@110GHz（300mm CPC-CPC 去嵌入）口徑不同（含 PCB／連接器／去嵌入、模擬 vs 實測），不可互比。TE 與立訊量級相容；各家 dB 多為圖上目測。
距離分流
- 被動銅在 448G 僅能極短距：PAM6 CPC 約 1m 內（立訊、Samtec PoC）；更長須靠 AEC／ACC 或光（OIF）。
- Celestica 稱 224G 被動 DAC ≤1.0m、ACC 1.2–2m、AEC 2–5m；Dell 稱 200G/lane 被動銅數公尺、400G/lane 以上 <1m（兩者均為系統商願景簡報，口徑為 224G 與一般距離之別）。
- Amphenol：從封裝 launch（CPC／NPC）可讓 224G cartridge 銅段達 2m、全櫃 0.8m（見 技術_Scale-up）。
- 同一 SerDes 要在 PAM4 與 PAM6 切換「不容易」，可能為兩種拓撲各做一版（OIF Q&A）。
因此 CPC 路線在 448G 不是「撞牆後必然轉 CPO」，而是 PAM4＋長距才轉光；近距 PAM6 銅仍可延續。CPO 在 2027-2028 後的加速仍有其他推力（功耗、頻寬密度），但不應再用「448G 必不可行」作單一理由。
CPC 在系統中的應用
圖說：穎崴 PDF I/O 介面演進圖。從現行 OSFP / QSFP-DD（CPC 銅線可插拔）→ 1.6T → 3.2T → 6.4T，穎崴認為最終銅介質撞牆後路線必走 CPO（OCP 2026 對 448G 銅的修正見「448G 銅互連」段）。CPC 在 1.6T 階段仍是 hyperscaler scale-out 的主力。來源：活動_穎崴_CPO論壇簡報_20260514
圖說：CPO 與 CPC 在 AI 資料中心系統中的部署模型。同一個 ASIC 同時對外提供 CPO（scale-up、機櫃內 / GPU 之間）與 CPC（scale-out、機櫃間 / hyperscaler 內部）兩種介面；資料中心透過分層部署最大化頻寬同時保留維護彈性。來源：活動_穎崴_CPO論壇簡報_20260514
CPC 測試需求與穎崴 CPO/CPC Total Solution
雖然 CPC 沿用銅介質，但封裝後測試挑戰與 CPO 高度重疊：
- 大封裝（>100mm × 100mm，up to 200mm）
- 高 pin 數（>10,000，up to 50,000 pins）
- Warpage 0.6mm 級
- 224 Gbps PAM4 高速電氣訊號完整性、Crosstalk
- 高熱密度（>4,000W per device）
- Socket housing thermal domain / power loss > 500W
6515_穎崴（市） 將 技術_HyperSocket 系列同時定位為 CPO + CPC 通用測試 socket：
- Hyper-LF：對應 CPC 的大封裝 + 高 pin 數需求
- Hyper-DH：對應 CPC 224 Gbps 高速電氣高電流密度
- Hyper-UF：對應頻繁清潔 / 焊球熔化（兩條路線都需要）
- Hyper-Liquid（驗證中）：對應極高熱密度 ASIC
圖說：穎崴 (WinWay) 表態同時對 CPO 與 CPC 測試做好準備（"WinWay is Ready for CPO & CPC Testing"）。意味著公司不押注單一路線，而是以混合架構 socket 同時切入兩條主流；2026-2028 ASIC golden window 內 CPO + CPC 共存對穎崴是雙重商業機會。來源：活動_穎崴_CPO論壇簡報_20260514
旺矽 6223_旺矽（櫃） 同樣同時供應 CPC（傳統 CPC / PPC 探針卡，2026 全年滿載）與 CPO 設備（Insertion 2 / 3）；可見 CPC 與 CPO 測試生態具高度共用性。
CPC 與 PCB / 載板供應鏈
CPC 對 PCB midplane 與 paddle card 規格升級需求顯著（3037_欣興（市）、2383_台光電（市）、8046_南電（市））；GS 2026-04-17 報告指出 Rubin Ultra NVL144 scale-up 導入 PCB midplane，且高速光模組同時帶動 Paddle Card 用量。
2026-2028 ASIC Golden Window：CPO + CPC 共存
圖說：穎崴 CPO 市場趨勢與挑戰摘要。"2026 - 2028 is the golden window for ASIC platform flexibility. One ASIC supporting both CPO and CPC - Scale-up via CPO for performance, Scale-out via pluggable for flexibility." ——2026-2028 是 ASIC 平台同時設計 CPO + CPC 的黃金窗口期；2029-2030 後若 CPO 標準化與良率成熟，scale-out 部分也將逐步轉光。來源：活動_穎崴_CPO論壇簡報_20260514
連接器上封裝：CPC 通道路徑、Twinax 線材與 co-design（珩石週會簡報，2026-10-12）
來源 報告_珩石_NPO與CPC技術延伸專題_20261012（珩石週會簡報，同事研究，引 ISSCC 2026 Forum F2.1、OIF 文件與 Samtec 資料）。
定義口徑：狹義 CPC＝高速銅連接器直接上封裝基板
本頁開頭把 CPC 寬鬆描述為「封裝後 I/O 仍走銅（pluggable copper／DAC／AEC）」；簡報與 ISSCC／OIF 的狹義定義是把 CPC 高速連接器直接放到 package substrate 上，訊號不經 BGA 與主機板走線，再以 Twinax 銅纜接到前面板模組或背板。兩者方向一致（用銅撐更久），但狹義 CPC 是封裝與連接器層級的新架構，不等於傳統可插拔銅纜。另注意：旺矽的「CPC」是懸臂式探針卡（Cantilever Probe Card），與本頁技術無關。
- CPC 特點：高速連接器移至封裝基板上，大幅降低通道插損與功耗；搭配正交背板（Orthogonal Backplane）與免中板（Cable Midplaneless）設計。仍用成熟的純銅電訊號，沒有光電轉換與光纖微米級對準問題，組裝難度、良率與總體成本（TCO）顯著優於早期 CPO。
- 通道路徑對比：
- 傳統近封裝（NPC／NPO channel）：Die → Bump → 封裝頂層增層 → 穿過封裝核心貫孔（Core via）→ 底層增層 → BGA 錫球 → PCB 走線 → NPC 連接器。
- 共封裝銅（CPC channel）：Die → Bump → 封裝頂層增層走線 → 直接抵達封裝上的 CPC 焊盤（CPC pad）與連接器。
- 實例：ISSCC 2026 展示 co-packaged copper connector and cable 支援 400G-PAM4（Samtec Si-FlyHD，封裝上約 30mm 走線、無 routing crosstalk，接至 OSFP1600 前面板）；立訊 448G CPC 搭配正交背板省去 midplane、銅纜約 50 公分；AWS Trainium4 採 Samtec Si-Fly CPX 插槽式連接器（224 Gbps、128 對差分訊號），同一插槽相容銅纜飛線與 NPO 模組。
CPX 規格代別待查
本段（珩石週會簡報，2026-10-12）稱 Trainium4 的 CPX 為 128 對差分訊號；Samtec OCP 場（2026-10-14）公布 Open CPX Type-1 為 6.4Tbps／座、64 DP，Type-2 為 7.2Tbps／座、72 DP（報告_OCP2026_Samtec_224G448G銅光連接_20261015，2026-10）。兩者數字不同，代別與插座型號待查，並列保留。
- 需要多方 co-design：CPC 架構要協調 TX → RX → CPC 發送端封裝 → CPC 接收端封裝的設計分工，需在封裝模型邊界定義 TP0–TP5 測試點並與 IEEE 802.3／OIF-CEI 規格對照（OIF 文件 Co-Package Copper for 400G，2026-05）。這讓封裝廠、連接器廠與線材廠的協同設計能力成為門檻。
- Twinax 線材三種結構：
| 結構 | 特性 |
|---|---|
| 傳統雙軸（Conventional Twinax） | 設計與製程最簡單，但超高頻下內部結構均勻度較難維持 |
| 獨立絕緣緊密耦合（Tightly Coupled with discrete insulation） | 低損耗、模式轉換與 skew 佳、外徑小，製造變異控制良好 |
| 單一擠出成型（Single Extrusion） | 低損耗、改善模式轉換與 skew，但製造變異較難控制 |
- Twinax 材料：導體多為鍍銀銅（AWG 依損耗與尺寸取捨）；絕緣層（主／次絕緣）的 Dk／Df 直接決定線徑與高頻插損，且需耐高溫；遮蔽層用鋁或銅，有 drain wire 或 drainless 兩種；外被多為螺旋纏繞膠帶，維持彎折時的結構穩定與訊號一致性。
- MSA 動向：Open CPX MSA 與 XPO MSA 都利用 CPC 克服 PCB 上的高速衰減、減少對 CPO 的依賴（見 技術_NPO、技術_XPO）。
圖說：Co-Packaged Connector 側視：封裝上 Si-FlyHD 連接器（約 30mm 長、無 routing x-talk、L2 exit via）經線纜接至 OSFP1600 前面板，標示模型邊界。來源：珩石週會簡報引 ISSCC 2026 Forum F2.1，2026-10-12。
圖說：「Implication: CPC Interfaces Require Co-Design」：CPC pad／CPC channel（封裝模型）與 NPC connector／BGA ball 路徑對照，TP0–TP5 測試點與 IEEE 802.3／OIF-CEI 對照表。來源：珩石週會簡報引 OIF 文件，2026-10-12。
圖說：Twinax 線材結構標註：Drain Wire、Conductor、Drainless、Secondary Insulation、Insulation、Jacket。來源：珩石週會簡報，2026-10-12。
觀察重點
- NVIDIA Rubin / Rubin Ultra / Spectrum-X 路線圖中 CPO : CPC 部署比例變化（2027-2028 預期 scale-up 全面 CPO、scale-out 仍混銅光）
- 448G 銅：OIF 已啟動 VSR／LR 兩案，PAM4 vs PAM6 結論未定；追蹤 PAM6 約 1m 內的樣品何時進入客戶驗證，以及 PAM4 是否被證實可行
- AEC / DAC / Paddle Card 廠商（欣興 / 台光電 / 南電）2026-2027 的訂單能見度
- 穎崴 HyperSocket CPC 應用案例放量速度（2026 為 CPU 元年 + 北美客戶量產，多數仍走 CPC pluggable 路線）
- 旺矽 CPC（CPC 探針卡 = Cantilever Probe Card）與 CPO Insertion 的營收結構分配與毛利率比較
來源
- 報告_珩石_NPO與CPC技術延伸專題_20261012 — 珩石週會簡報（Kevin／Niuniu），2026-10-12；狹義 CPC（連接器上封裝）通道路徑、ISSCC 2026 400G-PAM4 CPC、Twinax 結構與材料、co-design TP0–TP5
- 活動_穎崴_CPO論壇簡報_20260514（穎崴 WinWay 自家 CPO 論壇；CPO/CPC Application、448G 銅介質撞牆規格比較、I/O Interface Evolution、WinWay Ready for CPO & CPC Testing）
- 活動_穎崴_CPO論壇memo_20260514（口頭：CPC 與 CPU 共存、3.2T Spectrum S 量產、224 → 448 Gbps、CPC 與 CPO 共存到 2028）
- 活動_旺矽_富邦法說_20260515（旺矽 CPC / PPC 全年滿載；CPC 為傳統探針卡的縮寫，與 CPO 設備 Insertion 2/3 同期受惠）
- video_OCP2026_OIF_448G電氣介面_20261015、報告_OCP2026_立訊_400G電氣銅互連_20261015、報告_OCP2026_TE_448G共封裝銅纜_20261015、報告_OCP2026_Samtec_224G448G銅光連接_20261015、報告_OCP2026_貿聯_448G高速互連_20261015（OCP 2026，2026-10；448G 銅依調變與距離分流）
- 技術_CPO、技術_HyperSocket、供應鏈_光通訊
名詞釐清
「CPC」在穎崴的語境中是 Co-Packaged Copper（銅介質共封裝 / pluggable 銅互連），是 CPO 的對偶路線。但 6223_旺矽（櫃） 法說中的「CPC」通常指 Cantilever Probe Card（懸臂式探針卡），是探針卡產品分類之一（CPC / PPC / VPC / MEMS）。兩者縮寫巧合相同，需依上下文判讀。本頁聚焦前者（封裝後銅互連路線）。
相關頁面
- APH.US(amphenol)
- 分析_OCP2026總覽
- TEL.US(te_connectivity)
- 3665_貿聯-KY（市）
- 分析_OCP2026_AI網路標準與高速銅互連
- 技術_Open_CPX
- 技術_正交背板
- 6088.HK(fit_hon_teng)
- 分析_GoogleTPU產業與供應鏈_20260930
- 分析_光學鍍膜與光纖耦光供應鏈_20260920
- 技術_NPO
- 分析_xPO全景與BOM拆分_申万宏源_20260630
- 技術_XPO
- 分析_Scale-out_PIC與Scale-up_OE引擎下一步_20260611
- 技術_AEC_AOC
- 技術_Pogo_Pin
- 技術_Scale-up