Scale-up

定義

Scale-up 是在同一 computing unit 內增加 GPU / XPU / switch / memory 等資源，讓它們以極高頻寬、低延遲方式互連。傳統定義多指同一 rack 內；新一代 AI supernode 會把 scale-up 延伸到跨 rack，但目標仍是讓跨 rack 連線速度接近 rack 內連線。

GS 2026 AI 光網路報告將 scale-up 定義為在同一設備 / computing unit 內增加 GPU 與運算資源；NVIDIA Vera Rubin / Rubin Ultra 將 scale-up 從 NVL72 擴到 NVL576 等 supernode。

主要互連方式

與 TFF / DWDM 的關係

Scale-up 追求極低延遲、短距高頻寬與可維修性，不等於必然採用離散 DWDM / TFF。若平台商採多光纖 parallel optics、BiDi、多排 FAU 或 on-chip WDM，傳統離散 TFF MUX/DEMUX 用量可能低於 CPO 題材想像。

圖解

flowchart TD
    A["Scale-up：同一 computing unit 內<br>GPU / XPU / switch / memory 互連"]
    A --> B["Rack 內短距<br>PCB trace / DAC / AEC / NVLink cable"]
    B --> C["Rack / tray 結構<br>PCB midplane / CPC"]
    C --> D["更高頻寬<br>NPO / CPO、parallel optics、BiDi optics"]
    D --> E["下一代<br>scale-up OCS、photonic fabric"]
    D --> F["架構選擇對 TFF/DWDM 的影響"]
    F --> F1["多光纖 parallel optics<br>TFF 槓桿較低"]
    F --> F2["BiDi / 多排 FAU<br>不一定是高階 DWDM TFF"]
    F --> F3["離散 WDM MUX/DEMUX<br>TFF 需求上升"]
    F --> F4["on-chip AWG / ring / echelle<br>可能不由離散 TFF 承接"]

中國廠商 SuperPod 案例（2026 上海 WAIC）

MS（報告_MS_上海WAIC_20260721，2026-07-21）觀察 WAIC 2026 展場：中國本土 AI 運算競爭已從單顆晶片規格轉向 SuperPod 系統級整合，幾乎每家本土加速器廠商都展示 64 卡或 128 卡的 scale-up 系統，由中國廠商自有 scale-up 協定支撐（相對 NVIDIA NVLink、AMD UALink）。

圖說：華為 Atlas 950 SuperPod 展場實拍，看板顯示「256TB 統一內存編址」「1024卡 超大規模」「3μs RTT 時延」。來源：報告_MS_上海WAIC_20260721

圖說：主要 SuperPod 方案比較表（Atlas 950／MTT C256 SuperPod／Yunsui SL64-O／Xijing S6000），列出廠商/夥伴、規模、架構亮點與關鍵差異化。來源：報告_MS_上海WAIC_20260721

觀察重點： - 64-128 卡 scale-up 架構成為常態：相較過往以 8 卡伺服器為主的小型叢集，本土廠商更強調 collective communication 效率、記憶體共享與系統級稼動率。 - midplane-free orthogonal（無中板正交）設計漸成主流：華為、中興等採此設計取代傳統大型中央 PCB 背板，降低製造與良率挑戰，但連接器設計複雜度與訊號完整性要求提高。 - GPU:CPU 配比仍集中在 4:1 或 8:1：反映當前工作負載仍以傳統推論/部分訓練為主，agentic AI 尚未大規模放量；隨 agentic workload 增加資料前處理/orchestration 需求，CPU 配比可能提升。 - P/D（Prefill/Decode）disaggregation 成為新推論架構主題：將運算密集的 prefill 與頻寬/延遲敏感的 decode 分離部署於不同加速器池，WAIC 現場一案例將約 90% 本土加速器容量配置 prefill、10% H20 容量配置 decode，回報 throughput +54%、P90 TTFT -64%（單一案例，效益依模型架構/排程/互連而異）。

全球 scale-up 互連技術對照（MS，2026-07-27）

什麼是 scale-up networking：同一伺服器或機櫃內 GPU／加速器之間的高速通訊。把加速器互連起來，讓它們像單一超級電腦一樣運作、存取相同記憶體、處理同一個工作負載。這與 scale-out（跨資料中心基礎設施連接多個系統）不同。

MS 觀察：scale-up 正在成為架構差異化的主戰場，而 scale-out 仍是大規模叢集的骨幹。系統方案普遍以專用 fabric 連接超節點內的加速器，再以乙太網路類 fabric（RoCE、UBoE）或 InfiniBand 連接跨超節點的叢集——NVIDIA 以 NVLink 搭 InfiniBand 或 Spectrum-X 乙太網路；AMD Helios 以 UALink 搭乙太網路 scale-out；華為在 SuperPoD 內用 UnifiedBus、SuperPoD 之間用 UBoE 或 RoCE。

來源：報告_MS_AI網通_20260727（Exhibit 4，Company data／Morgan Stanley Research）。表中「未揭露」為原表 Undisclosed，非資料缺漏。

中國 scale-up 的技術分界線：櫃內以電互連為優先（短電氣鏈路成本低、板／tray／單櫃整合簡單），跨櫃則光互連更有吸引力（銅的傳輸距離、訊號損耗與功耗成為限制）。華為 Atlas 950 SuperPoD 即以光互連把 UnifiedBus 延伸到同一 SuperPoD 內的跨櫃連線。中國廠商在光互連與機櫃系統設計上具競爭力，但在晶片層受限於晶圓製程——這正把中國 AI 運算市場的競爭從「單顆晶片規格」推向「系統解決方案」，WAIC 2026 的晶片發表變少、超節點方案變多即為此現象。NPO／CPO 的中國實作細節見 技術_NPO。

開放標準三陣營：ESUN／SUE-T、UALink 與專有（OCP 2026，2026-10）

OCP 2026 峰會（2026-10-12～15）上，乙太網路陣營與 UALink 陣營各自公布進度；NVIDIA NVLink 與華為 UnifiedBus 等專有協定仍並行（見上方對照表）。

詳見 技術_ESUN、技術_UALink。（報告_OCP2026_Microsoft_Meta_ESUN乙太網路ScaleUp_20261015、報告_OCP2026_Arista_Broadcom_SUE-T_20261015、報告_OCP2026_UALink生態系_20261015、報告_OCP2026_Broadcom_主題演講_開放創新擴展AI_20261015，2026-10）

Meta Tahan：乙太 scale-up 交換器實例

Tahan 為 Meta MTIA 300 訓練加速器專用：Broadcom Tomahawk5 51.2T、1OU 混合液冷；16 顆加速器各 2×800G，4 台 Tahan 達 6.4Tbps／加速器／單向 non-blocking；任兩加速器 1 hop，單跳 <1µs。次世代以 Tomahawk6 102.4T 連 72 顆加速器（24×400G），每加速器 9.6Tbps（1.5 倍）。規格將貢獻 OCP，無日期；簡報未提 ODM 與量產時程，僅明講 MTIA 300。（報告_OCP2026_Meta_Tahan乙太網路ScaleUp交換器_20261015，2026-10）

AMD Helios：UALoE 與輕量 NIC

Helios 72 顆 MI455X：UALoE 每 GPU 1.8 TB/s／方向、12 顆 TH6 交換、260 TB/s scale-up；AMD 將 Infinity Fabric／UAL 的 load／store 直接封進乙太封包，輕量 NIC 整合在 GPU fabric 內；UALoE 有鏈路層重試與 vPod 故障域隔離。AMD 機櫃首席架構師稱這可能是最後幾代全電氣 scale-up 之一。（報告_OCP2026_AMD_HPE_開放標準AI機櫃_20261015、video_OCP2026_AMD_Helios機櫃設計_20261015，2026-10）

銅背板路線與 Broadcom 預告

Broadcom 主題演講：機櫃內銅背板現世代 1.04 Pbps（72 XPU、每 XPU 14.4 Tbps、512×200G PAM4、9–12 顆交換器、約 250 kW，TH6 量產中）；「可能的」次世代 2.08 Pbps（28.8 Tbps／XPU、576×400G PAM6、9 顆交換器、約 500 kW），twinax 密度皆為每 OU 1,024 條 26 AWG、銅距約 2 m；次世代標示 Possible、無年份，PAM6 400G 是否為實際 SerDes 規劃未確認。跨櫃改用 OCI 光學（576 規模域，光纖延遲每公尺 5 ns），200G 連結功耗 DAC 7 pJ/bit／2 m、Integrated OCI 7 pJ/bit／500 m、DR LRO 可插拔 23 pJ/bit／500 m（廠商自述）。（報告_OCP2026_Broadcom_主題演講_開放創新擴展AI_20261015，2026-10）

銅光分界：各家口徑（OCP 2026，2026-10）

Celestica 與 Astera 差 2–3 倍，主因是 Celestica 為 224G、Astera 為一般距離；群益 ECOC 的「200G 銅線約 2.5 公尺」較接近 ACC／主動銅口徑，並非被動銅。（報告_OCP2026_Celestica_ScaleUp互連轉折點_20261015、報告_OCP2026_AsteraLabs_NPO與CPO_ScaleUp_20261015、報告_OCP2026_Dell_ScaleUp光學機會_20261015、報告_OCP2026_Amphenol_銅光協同設計_20261015，2026-10）

Soitec（基板商，SEMICON Taiwan 2026-08-31；產業_SEMICON2026矽光子論壇_Soitec簡報_20260831）給出時程口徑：scale-out 與 scale-across 已 100% 光學，2027 年起 scale-up 逐步轉光；機櫃先走「櫃內銅、跨櫃光」的混合階段，2029 年起可能出現運算與網路拆解的全光機櫃（講者看法，逐字稿 產業_SEMICON2026矽光子論壇_Soitec逐字稿_20260831，非預測模型）。

Flap 與爆炸半徑：光化 scale-up 的可靠度門檻（OCP 2026，2026-10）

• Microsoft：flap＝微秒至數分鐘的鏈路中斷，交換器已處理數十年，GPU 不能容忍；光共用雷射與 PIC，失效「爆炸半徑」遠大於銅：共用雷射源到模組 100%，光板雙雷射 25–50%，CWDM 4 波長 25%，NPC 搭 interleaving 25%（皆為目標與示意）。示例（非現場資料）Flap-FIT 10K、1K GPU pod 約 0.8 小時 MTBF。（報告_OCP2026_Microsoft_光學ScaleUp架構_20261015、報告_OCP2026_Microsoft_Marvell_ScaleUp光鏈路可靠度_20261015，2026-10）
• Marvell 風險模型（非現場數據）：約 3M GPU、>10M 光鏈路，等於每 48 秒一次 flap；其目標為「可能 flap 的鏈路 <1%」，成功指標是作業不中斷而非鏈路可用率；主張 NPO now、CPO next。（同上）
• Broadcom 另自述 CPO 超過 1M 裝置小時零 link flap，與以上顧慮為不同視角。（報告_OCP2026_Broadcom_CPO與OCI_20261015，2026-10）

OpenAI Jalapeño 拓撲

OpenAI 在 Celestica／Broadcom 聯合場以「同等 SLA 延遲下的每瓦請求數」定義 fabric 需求，並展示自研 Jalapeño：host 加加速器機櫃成對、half flattened 兩層 Clos，本地域 128 顆 Jalapeño 接 Broadcom TH6，全域 2,048 顆經 8 個 TH6 rail；量產時點簡報未提。Celestica 稱單一 scale-up 機櫃約 5,000 條被動銅纜、約 1 MW 液冷，1.6T 銅距縮短須轉光。（報告_OCP2026_Celestica_Broadcom_OpenAI_光運算AI網路_20261015，2026-10）

Scale-up TAM

Exhibit 14：美系半導體 scale-up TAM 估計（US$mn）堆疊柱狀圖。深藍為 Scale-Out、淺綠為 Scale-Up：2024 年為 $6bn＋$4bn，2029 年為 $31bn＋$17bn；圖上標註 2024-29e Scale-up CAGR 34%。來源：報告_MS_AI網通_20260727（Company data, Morgan Stanley Research estimates）。

Scale-up 自 2024 年約 $4bn 成長至 2029 年約 $17bn，五年 CAGR 34%，成長速度高於同期 scale-out（$6bn→$31bn）。生態系玩家橫跨 AVGO.US(broadcom)、MRVL.US(marvell)、Alchip 等，對應 Trainium2／MTIA v2／Maia custom／NeuronLink／PCIe 等平台世代。

中美 AI 產業相對強度

Exhibit 6：中美 AI 產業相對強度雷達圖（藍＝China、黃＝US），軸向為 Wafer front-end／Chip packaging／Memory: HBM, LPDDR5／Server system／Optical networking／Software optimization (LLM)／AI datacenter space／Power supply／Policy support。Optical networking 兩條線幾乎重疊；Wafer front-end 與 Memory 美國明顯領先；Power supply、AI datacenter space、Policy support 則中國領先。來源：報告_MS_AI網通_20260727（Morgan Stanley Research）。

這張圖是理解中國 scale-up 路線的關鍵：光網路是中國少數與美國並駕齊驅的環節，因此當晶片層受製程限制時，用光互連把更多卡串成超節點，是最合理的系統級補償路徑。

個股意涵（MS，2026-07-27）

• 瀾起科技（Montage，6809.HK／688008.SS，OW）：更大、更分散的超節點會提高 PCIe 互連含量——系統跨櫃擴展後，CPU、xPU、switch、NIC 與周邊之間的 PCIe 鏈路變得更密、更長，支撐 PCIe retimer 與 PCIe switch 晶片需求。瀾起的 PCIe 6.x／CXL 3.x x16 AEC 已完成互通性測試，鎖定超節點與跨櫃部署；中國系統每單位算力配置更多 xPU，會進一步推升 PCIe 含量。
• 中國 AI GPU 廠：海光（Hygon，OW）與其生態夥伴曙光、寒武紀（Cambricon，OW）、天數智芯（Iluvatar，OW）預期將導入或運用 scale-up 技術以提升 AI 伺服器機櫃效能。
• 除了標準化的 PCIe 連接，多櫃 scale-up 也會加速中國本土光互連需求。

ECOC 2026：Scale-up 規模需求與拓撲（群益，2026-10-06）

來源 memo_ECOC2026_群益會後分享_20261006。

• 規模需求：為支援至少 3 兆參數（訪談另提 10T）的大模型，單櫃 72 顆 GPU 已不足，需要 576 顆（72×8）GPU 的 cluster；騰訊想串接 512 顆、華為想串接 384 顆，下一代 1,024 甚至 4,096 顆。ECOC 本屆主要議題即為 Scale-up 究竟用什麼方式實現。
• 拓撲：Google 將訓練與推論處理器分開，拓撲由 Torus 改用 Dragonfly 以大幅縮短延時（原文「Taurus」依脈絡為 Torus）；OCS 約 95% 由 Google 使用，為最大 CSP 用戶（見 技術_OCS）。
• 銅的極限：200G per lane 銅線約僅能傳 2.5 公尺，400G 距離更減半；Broadcom Tomahawk 7 可串 1,024 顆 XPU、每顆 XPU 頻寬 25.6T，以 200G per lane 計算需 128 根光纖，整個 BiDi 光傳輸系統需 131,072 根光纖，光纖與連接器用量隨之暴增（見 技術_CPO光連接器）。
• 光進銅退：趨勢明確，Agent 上線後大型 scale-up 因應算力暴增為急迫需求；2026 年資料中心建置約 5-7 GW，2027 年更多。
• Optical Backplane 已在 OCP 提出。

投資觀察

• 2027 Rubin Ultra NVL576 是 scale-up 走光的重要驗證節點。
• 2028 Feynman / NVLink8 CPO 是 scale-up 真正光化的關鍵窗口。
• 對 技術_薄膜濾光片TFF 而言，不能把「scale-up 光化」直接等同於「DWDM TFF 放量」；要追蹤平台是否採少纖多波長，或改用多光纖 / on-chip WDM。
• 中國廠商 SuperPod 呈現「晶片製程受限、但系統整合（光網路、機櫃設計）具競爭力」格局，多家 ODM 展示相似或雷同設計，顯示差異化將更依賴互連效能、軟體最佳化與良率而非單純加速器數量。
• Scale-up 域規模是追蹤指標：從 64-128 卡（沐曦、燧原、阿里）→ 640（曙光）→ 1,024（華為已展示、壁仞 BR2xx）→ 8,192（華為宣稱），跨櫃門檻一被突破，光互連（先 NPO、後 CPO）就成為必要條件而非選項。
• NPO 先於 CPO：燧原與壁仞的下一代方案都選 NPO 而非 CPO，與 SemiAnalysis 對美系 Trainium4／Ascend 950 的判斷一致——首批把光用於 scale-up 的系統都先上 NPO 以降低量產風險。台股對應切入點見 技術_NPO「台股供應鏈」。
• PCIe 含量隨超節點分散化上升：MS 認為這是本輪 scale-up 擴散最直接的受惠處（retimer、PCIe switch、AEC）。

相關

• 技術_ESUN
• 技術_UALink
• 技術_MRC
• 技術_CPO
• 技術_CPC
• 技術_AEC
• 技術_Scale-out
• 技術_Scale-across
• 分析_TFF_DWDM與AI網路三種Scale關係_20260525

相關頁面

• 供應鏈_AMD_Helios_MI450
• 分析_OCP2026_AI光互連路線與可靠度
• 分析_OCP2026_AI機櫃平台與台灣ODM
• 分析_OCP2026_AI網路標準與高速銅互連
• 技術_L10至L13交付層級
• 分析_ECOC2026會後_光互連風險最低者勝與測試產能缺口_20261006
• 技術_LPU
• 技術_XPU
• 分析_Scale-out_PIC與Scale-up_OE引擎下一步_20260611
• 分析_2026上海WAIC_SuperPod與中國AI晶片供應鏈_MS_20260721