基本資料
AMD 是 CPU、GPU 與 AI accelerator 平台公司。庫內目前主要作為台積電先進製程 / SoIC、力成 FOPLP 與半導體測試介面的客戶或平台需求連結。AI 加速器產品線為 MI300/MI350/MI400 系列，搭配 Helios rack-scale 平台；CPU 產品線為 EPYC（Venice 為 2026-27 世代，首採 CoWoS 先進封裝）。
圖片 / 架構圖
圖說：AMD MI450 Helios Compute Tray 實機照片，機箱內標示「AMD Instinct GPU」：AMD Instinct MI455X GPUs x4，採次世代 CDNA 架構，單 GPU 最高配置 432GB HBM4 記憶體。來源：報告_群益定錨_2026半導體先進封裝設備展望_20260708，群益證券 x 定錨產業筆記，2026-07-08。
圖說：「Reorganized High-Performance CPU Package Architecture」示意圖，緊接簡報標題「AMD Epyc Venice」：封裝上下各 4 顆、共 8 顆 I/O Die，中央 2 顆 Central Compute Dies（2 CCD），透過 High-Speed Fabric Interconnects 連接；對應本頁「Venice CPU 為 AMD 首顆採用 CoWoS 的 CPU」之封裝結構參考圖。來源：同上。
成長動能／催化劑
AMD Instinct MI455X 規格與封裝結構（群益 x 定錨，2026-07-08）
報告_群益定錨_2026半導體先進封裝設備展望_20260708 揭露 MI450 Helios Compute Tray 實機標註：AMD Instinct MI455X GPUs x4，採次世代 CDNA 架構，單 GPU 最高配置 432GB HBM4 記憶體；與上方 MS 2026-07-08 報告「MI455（標準版）＝2 compute die + 12 HBM4 12hi」為互補角度（分別描述整機 tray 層級 GPU 數與 die／HBM 堆疊層級細節），非互相矛盾，暫並列存查。同份簡報另揭露 AMD 封裝結構示意圖：兩顆 Carrier Die（各含 XCD＋IOD）左右接 HBM，下方為 Silicon Interposer 與 Package Substrate，對應 MI300 系列既有 2.5D CoWoS 架構。
2027 CoWoS 配額與 MI400 系列拆解（MS 2026-07-08）
來源：報告_MS_AI供應鏈CoWoS分配_20260708（Morgan Stanley，Charlie Chan 團隊）
- 2027 CoWoS 配額維持 240k（與 2026-06-23 初估一致），MS 提醒不排除執行風險（AMD 過去有下修 2026 CoWoS 訂單紀錄）。
- MI400 系列拆兩版本：MI455（標準版，2 compute die + 12 HBM4 12hi，搭配 Helios rack 18 CPU+72 GPU，客戶 Microsoft/AWS/Oracle）與 MI450（Meta 客製半尺寸版，1 compute die + 6 HBM4 12hi，9 CPU+36 GPU）。2027 晶片出貨：MI455 1mn 顆 + MI450 500k 顆 = 合計 1.5mn。
- Venice CPU 為 AMD 首顆採用 CoWoS 的 CPU，CoW 產出集中 OSAT——ASE/SPIL、Amkor、Powertech；2027 CPU（含 Venice）晶片出貨合計上看 5.7-6mn 顆（vs 2026 僅 1mn）。
- 完整 CoWoS 產能/HBM 消耗量表與供應鏈映射見 供應鏈_CoWoS、供應鏈_AMD_Helios_MI450。
Venice CPU × 日月光 FOCoS-Bridge（使用者自估，2026-07-13）
- 日月光 自有先進封裝方案 FOCoS-Bridge（矽橋局部互連取代整片 interposer，架構對應台積電 CoWoS-L）以 Venice CPU 為主要客戶；日月光 2026/8 投產 10kwpm，2027 達 20kwpm。
- 使用者自估 Venice CPU 26/27 分別放量約 1mn/5.4mn 顆（估計已計入記憶體缺口下修），與 MS 2026-07-08 估計「2027 CPU（含 Venice）晶片出貨合計上看 5.7-6mn 顆」量級相近，屬同向估計。
- 來源：報告_自整理_日月光3711深度分析_20260713（thesis，信心中，待 7 月法說核對）。
供應鏈位置
- 所屬供應鏈：供應鏈_CoWoS（先進封裝配額）、供應鏈_AMD_Helios_MI450（Helios rack 系統鏈）
- 上游：2330_台積電（市）（先進製程 + CoWoS/SoIC 封裝）
- OSAT：3711_日月光投控（市）、6239_力成（市）（Venice CPU CoW）
相關公司
| 公司 | 關係 | 說明 |
|---|---|---|
| 2330_台積電（市） | 晶圓代工 / 先進封裝 | CoWoS-L（MI455/MI450）、先進製程 |
| 3711_日月光投控（市） | OSAT | Venice CPU CoW 產出集中廠 |
| 6239_力成（市） | OSAT | Venice CPU CoW 產出集中廠 |
來源
- 報告_MS_AI供應鏈CoWoS分配_20260708 — Morgan Stanley，2026-07-08；2027 CoWoS 維持 240k、MI455/MI450 拆解（1mn+500k=1.5mn）、Venice CPU 首採 CoWoS
- 報告_自整理_日月光3711深度分析_20260713 — 使用者自製深度分析，2026-07-13；Venice CPU 26/27 放量自估 1mn/5.4mn 顆、FOCoS-Bridge 產能爬坡
- 報告_群益定錨_2026半導體先進封裝設備展望_20260708 — 群益證券 x 定錨產業筆記，2026-07-08；MI450 Helios Compute Tray 實機照（MI455X x4／CDNA 次世代／432GB HBM4）、Epyc Venice 封裝結構示意圖
相關頁面
- 6104_創惟（櫃）
- 2454_聯發科（市）
- 時程_2026_AI_ASIC與高速介面
- 8210_勤誠（市）
- 分析_SoIC與垂直互連技術全景_20260816
- 分析_AI_capex與電力瓶頸_香港投資人回饋_MS_20260809
- META.US(meta_platforms)
- 3653_健策精工（市）
- 技術_Scale-up
- 2360_致茂（市）
- 6515_穎崴（市）
- 4062.JP(ibiden)
- 3231_緯創（市）
- 6669_緯穎（市）
- 3533_嘉澤（市）
- 7769_鴻勁精密（市）
- 3189_景碩（市）
- 8046_南電（市）
- AMKR.US(amkor)
- 技術_FOCoS與VIPack
- 時程_2026_先進封裝產能
- 分析_日月光LEAP上修與外溢訂單_20260713
- 分析_SoIC_3D先進封裝供應鏈_富果_20260620
- 6922_宸曜（櫃）
- 技術_Agentic_AI邊緣運算
- 技術_FPGA
- 7751_竑騰（櫃）