定義
矽電容（Si-Cap / Silicon Capacitor）是利用半導體製程在矽基板上製作的高密度被動電容，可作為 IPD（Integrated Passive Device）放入先進封裝，用於改善高速 AI ASIC / HBM 封裝的電源完整性與訊號完整性。
在 AI 加速器封裝中，矽電容的投資重點不是傳統被動元件顆數，而是先進封裝把更多去耦、穩壓與高頻雜訊抑制功能推進封裝內，讓成熟 DRAM / 記憶體製程重新成為高價值元件產能。
圖解
flowchart LR
TPU[AI ASIC / TPU] --> PKG[EMIB-T / CoWoS 封裝]
HBM[HBM / HBM4E] --> PKG
SICAP[Si-Cap / IPD 矽電容] --> PKG
PKG --> SI[改善 power integrity / signal integrity]
AP[愛普<br/>S-SiCap 設計] --> SICAP
PSMC[力積電<br/>晶圓代工] --> SICAP
SEMCO[SEMCO<br/>Si-Cap 供應] --> SICAP
WBD[華邦電<br/>潛在 legacy DRAM 產能] -. 可能合作 .-> SEMCO
圖說：Morgan Stanley 2026-05-21 報告指出，SEMCO 大額 Si-Cap 合約可能主要供應下一代 TPU 的 EMIB-T；legacy DRAM 製程適合 Si-Cap 製造，因此台灣 DRAM / 記憶體代工產能也可能被重新評價。
技術原理
- 高密度去耦：矽製程可在小面積內提供高電容密度，放在封裝內縮短電源迴路，降低高速切換造成的電壓雜訊。
- 封裝內 IPD：可整合在 ABF / silicon bridge / interposer 相關結構附近，服務 ASIC、HBM、I/O die 的電源與訊號需求。
- 成熟 DRAM 製程可轉用：MS 指出 legacy DRAM process 適合 Si-Cap fabrication，代表舊型記憶體製程不只受記憶體循環影響，也可能轉向 AI 先進封裝被動元件。
- 長約化：Si-Cap 供給呈寡占，MS 認為客戶更可能與供應商簽長約，以鎖定 2027-2028 產能。
關鍵參數 / 判斷指標
| 指標 | 意義 | 觀察重點 |
|---|---|---|
| 封裝導入位置 | 決定 ASP 與驗證門檻 | EMIB-T、CoWoS、interposer / landside capacitor |
| 電容密度 / ESR / ESL | 影響高頻去耦能力 | 是否滿足 TPU / HBM4E 高速封裝 |
| 製程來源 | 決定供給彈性 | legacy DRAM、成熟節點晶圓代工 |
| 長約金額與期間 | 反映客戶鎖產能意願 | SEMCO W1.5 兆、2027-2028 合約 |
| 供需缺口 | 判斷短期競爭是否壓垮價格 | MS 估 non-TSM Si-Cap 2026 / 2027 / 2028 短缺 57% / 16% / 11% |
關鍵廠商
| 環節 | 廠商 | 角色 |
|---|---|---|
| Si-Cap / IPD 設計 | 6531_愛普（市） | S-SiCap、LSC、IPD；由力積電代工，切入 EMIB / CoWoS 題材 |
| 晶圓代工 | 6770_力積電（市） | AP Memory S-SiCap 代工；MS 估 2026 / 2027 / 2028 占營收 3% / 5% / 9%。法說：以 DRAM 溝槽式/堆疊式技術產矽電容，電容密度達傳統邏輯廠數百倍；美系大客戶驗證 2 年出貨，單月破 1,000 片、備妥月 8,000–10,000 片產能；Interposer 內建客製 IPD >月 2,000 片供不應求，擴產初期目標月 5,000–6,000 片（活動_力積電法說_2026Q1_20260630） |
| Si-Cap 供應 | 009150.KR(semco) | MS 報告提及 W1.5 兆 Si-Cap 長約，可能供應下一代 TPU EMIB-T |
| 潛在 legacy DRAM 產能 | 2344_華邦電（市） | MS 認為 PSMC 產能滿載下，華邦電可能成為 SEMCO 潛在合作夥伴 |
| IPD 後段封測 / 切割捲帶 | 8162_微矽電子（創） | 超薄晶圓薄化、切割、挑揀、捲帶；承接日系 IPD 客戶後段，後段（非前段測試）為真正產能瓶頸 |
應用場景
- Google / hyperscaler TPU 或客製 ASIC 封裝
- EMIB-T / CoWoS 等先進封裝內去耦與 IPD
- HBM4E 與高速 I/O 供電完整性
- AI GPU / HPC 封裝中的 landside capacitor、interposer capacitor 與 embedded IPD
- iVR 整合式電壓調節（近端供電）：矽電容作為 iVR 內的關鍵去耦 / 儲能被動元件。AI 晶片瓦數攀升使傳統板上長距離供電耗損過大，業界把電壓調節拉進封裝、供電網路靠近運算核心，帶動封裝內矽電容需求。CSP 端 2-3 家 validation 規格中，傳 SEMCO（三星電機） 搶到部分 share；屬技術導入期（放量約需 2-3 年），長期受惠 背面供電 與立體堆疊趨勢（來源 memo_愛普矽電容_iVR供電架構_20260610）。
技術瓶頸 / 風險
- Si-Cap 需求雖快速放大，但不同客戶與封裝平台採用的規格、位置與供應商可能不同，台廠不一定直接吃到 SEMCO 合約。
- SEMCO 合約會引入競爭，但 MS 認為仍需設備採購、substrate vendor / EMIB / end customer qualification，因此短期不宜直接假設愛普市占快速流失。
- 若 PSMC 產能滿載，台灣第二供應來源需要通過客戶與 SEMCO 驗證，時程與營收占比仍待確認。
- 矽電容與一般 MLCC / PCB 電容功能部分重疊，但封裝內 IPD 的設計認證時間長，不宜用傳統被動元件週期直接外推。
- 後段封測為產能瓶頸：矽電容單片晶圓顆粒極大（8 吋 / 12 吋單片達 9 萬多顆），切割、挑揀與捲帶（後段）才是真正產能瓶頸，而非前段測試（可用並測壓縮時間）；後段設備交期長達 8–10 個月，恐難及時滿足爆發性需求（8162_微矽電子（創）、活動_8162_微矽電子_法說memo_20260617）。
相關技術
- 技術_EMIB-T
- 技術_嵌入式基板：矽電容 / IPD 可作為 embedded passive 或封裝內去耦元件的一種高密度路線。
- 技術_IVR整合式電壓調節器：iVR 把電壓調節拉進封裝、供電靠近運算核心，矽電容為其關鍵被動元件。
- 技術_CoWoS
- 技術_HBM
- 技術_DRAM-on-Logic
來源
- 報告_MS_舊型記憶體SiCapTAM_20260521，Morgan Stanley，2026-05-21
- 260521_6531愛普_ms_，Morgan Stanley，2026-05-21
- 報告_MS_愛普6531_20260512
- 報告_MS_力積電6770_20260519
- memo_愛普矽電容_iVR供電架構_20260610，使用者整理，2026-06-10 — 矽電容作為 iVR 關鍵被動元件、CSP 2-3 家 validation、SEMCO 傳搶 share