定義
IVR（Integrated Voltage Regulator，整合式電壓調節器）是把原本分散在 PCB 上的電容、磁性薄膜電感、VRM / PMIC（含 FinFET PMIC 製程）等電源穩壓元件整合到微型晶片中的技術。元大投顧描述其可將原需數十至上百個元件的電壓穩定功能，整合至約 40 平方微米且可串聯的微型晶片。
IVR 的核心目標是降低導線與轉換損耗、提升供電效率、節省 PCB 板面，並提高 AI 晶片與伺服器機櫃的電源架構彈性。
圖解
圖說：傳統做法把 VRM、電感、電容散在 PCB 上，電流要橫向走過 PCB 銅層、再穿過 BGA 與載板才到晶片；技術_IVR整合式電壓調節器把電容、薄膜電感與 PMIC 收進封裝近晶片端，最後一段電流只走垂直短路徑，降低 AI 晶片高功耗下的導線與轉換損耗，也省下 PCB 板面。自繪剖面，IVR 層位置為示意，結構依元大投顧描述。
技術原理
AI 晶片功耗上升後，電源路徑越長，導線損耗、轉換損耗與 PCB 空間壓力越明顯。IVR 透過把穩壓功能往晶片端整合，將電源轉換點靠近 GPU / ASIC die，降低電流在板上長距離傳輸造成的效率損失。
元大指出，NVIDIA Rubin 世代單顆 die 功耗預期超過 2,000W，機架架構搭配 800V HVDC，從晶片層級到機櫃層級的功率密度與電壓變化幅度均大幅提升，使 PMIC / IVR 需求增加。
iVR 整合的被動元件中，電容部分可對應高密度矽電容（技術_矽電容）：把去耦 / 儲能電容做進封裝、靠近運算核心，是降低供電耗損的關鍵之一。6531_愛普（市） 的 S-SiCap 即被定位為 iVR 的關鍵被動元件，CSP 端傳 2-3 家積極 validation 規格、傳 SEMCO（三星電機） 搶部分 share；屬技術導入期、放量約需 2-3 年，但高功耗 + 立體堆疊 + 背面供電 趨勢下被視為必經之路（來源 memo_愛普矽電容_iVR供電架構_20260610）。
關鍵參數 / 判斷指標
| 指標 | 意義 | 觀察重點 |
|---|---|---|
| 功率密度 | AI 晶片與機櫃供電壓力 | Rubin >2,000W / die 是需求觸發點之一 |
| 整合面積 | 能否節省 PCB 板面 | 元大描述約 40 平方微米、可串聯 |
| 轉換效率 | 影響整機功耗與散熱 | 導線 / 轉換損耗下降是主要賣點 |
| 客戶認證 | 決定量產節奏 | 7873_瑞峰半導體（興） 2025 通過美系 IDM 認證 |
| PMIC 代工 | 反映供應鏈切入深度 | 瑞峰取得日系 PMIC 代工合約 |
技術瓶頸 / 風險
- 可靠度與熱管理：高功率密度下，IVR 元件需同時處理轉換效率、熱與長期可靠度。
- 客戶認證週期：AI ASIC / GPU 電源架構切換牽涉平台設計，量產時點需看終端客戶導入節奏。
- 封裝能力：微型電源元件整合到晶片或近晶片端，需要 WLP、金屬鍍膜、RDL / bump 等封裝能力支援。
關鍵廠商
| 環節 | 廠商 | 角色 |
|---|---|---|
| Power / IVR 元件封裝 | 7873_瑞峰半導體（興） | 2025 通過美系 IDM 認證，並取得日系 PMIC 代工合約 |
| 矽電容 / IPD（封裝內去耦） | 6531_愛普（市） | iVR 整合的電容元件可對應愛普 S-SiCap（技術_矽電容）；CSP 2-3 家 validation 中，傳 SEMCO 搶部分 share |
| IVR 設計／IDM 整合 | ON.US(onsemi)（收購 Ferric） | 2026-11-02 宣布以 US$6 億＋最高 US$1.75 億里程碑獎金收購 Ferric（磁性整合 IVR，稱 Z 高度優於業界常見約 2.5 毫米），預計 2026 Q4 完成；Ferric 已與所有 hyperscaler 在設計與平台架構層級接觸，公司不給營收，稱機會遠超 2030 年（活動_onsemi_ON_FY26Q3法說memo_20261102，公司口徑） |
| 終端需求 | NVIDIA、AMD、ODM | AI 晶片與伺服器板上電源架構升級推動需求，具體客戶待報告 |
創意×台積電 16nm IVR 示範（OCP 2026，2026-10）
創意（3443_創意電子（市））在 OCP 2026 簡報展示 IVR 示範（報告_OCP2026_創意_AI運算記憶體連接擴展_20261015，2026-10，GUC 自述）：
- 規格：台積電 16nm 製程示範，輸入 1.8V、輸出 0.5–1.0V，效率 85%／75%（兩組條件），功率密度 3 W/mm²，反應速度快 10–100x（相對板上 VRM 的比較基準簡報未詳述）。
- 路線：將整合進 CoWoS-L 中介層。簡報未給客戶與量產時程，屬示範階段，與上文元大描述的 PMIC／IVR 封裝供應鏈（瑞峰）屬不同層次，無直接供應關係。
應用場景
- AI GPU / ASIC 近端供電。
- 800V HVDC 機架與高功率密度伺服器。
- PMIC / VRM 模組小型化與 PCB 板面節省。
- 車用與 Power 相關元件封裝。
投資觀察
元大 2026-05-25 將 IVR / Power 元件列為7873_瑞峰半導體（興）三大中長期成長動能之一。2025 年客戶認證與 PMIC 代工合約是 fact；未來需求隨 AI 晶片功耗提升逐步成長屬 estimate。
相關技術
- 供應鏈_AI伺服器板上電源
- 技術_矽電容：iVR 整合的去耦 / 儲能電容可由高密度矽電容實現，愛普 S-SiCap 為關鍵被動元件。
- 技術_BSPDN
- 技術_CPO
- 技術_RDL
來源
- 報告_OCP2026_創意_AI運算記憶體連接擴展_20261015 — 創意電子 OCP 2026 簡報，2026-10-15；台積電 16nm IVR 示範
- 報告_元大_半導體封裝產業_20260525
- memo_愛普矽電容_iVR供電架構_20260610，使用者整理，2026-06-10 — iVR 為 AI 晶片高功耗供電架構剛需、需整合愛普矽電容、CSP 2-3 家 validation、SEMCO 傳搶 share
- 活動_onsemi_ON_FY26Q3法說memo_20261102 — onsemi FY26Q3 法說，2026-11-02；收購 Ferric（IVR）、2030 年 AI 資料中心目標上修至逾 US$30 億