IVR整合式電壓調節器

定義

IVR（Integrated Voltage Regulator，整合式電壓調節器）是把原本分散在 PCB 上的電容、磁性薄膜電感、VRM / PMIC（含 FinFET PMIC 製程）等電源穩壓元件整合到微型晶片中的技術。元大投顧描述其可將原需數十至上百個元件的電壓穩定功能，整合至約 40 平方微米且可串聯的微型晶片。

IVR 的核心目標是降低導線與轉換損耗、提升供電效率、節省 PCB 板面，並提高 AI 晶片與伺服器機櫃的電源架構彈性。

圖解

flowchart TB
    subgraph T[傳統分散式 VRM / PMIC]
        A[PCB 板上電容] --> D[GPU / ASIC]
        B[磁性薄膜電感] --> D
        C[VRM / PMIC 模組] --> D
        E[數十至上百個元件] --> D
    end
    subgraph I[IVR 整合式電壓調節器]
        F["單晶片整合<br/>電容 + 電感 + PMIC<br/>約 40 平方微米"] --> G[GPU / ASIC 近端供電]
        G --> H[降低損耗 / 節省 PCB 空間]
    end

圖說：技術_IVR整合式電壓調節器把分散式電源穩壓元件縮到近晶片端，降低 AI 晶片高功耗下的導線與轉換損耗。

技術原理

AI 晶片功耗上升後，電源路徑越長，導線損耗、轉換損耗與 PCB 空間壓力越明顯。IVR 透過把穩壓功能往晶片端整合，將電源轉換點靠近 GPU / ASIC die，降低電流在板上長距離傳輸造成的效率損失。

元大指出，NVIDIA Rubin 世代單顆 die 功耗預期超過 2,000W，機架架構搭配 800V HVDC，從晶片層級到機櫃層級的功率密度與電壓變化幅度均大幅提升，使 PMIC / IVR 需求增加。

iVR 整合的被動元件中，電容部分可對應高密度矽電容（技術_矽電容）：把去耦 / 儲能電容做進封裝、靠近運算核心，是降低供電耗損的關鍵之一。6531_愛普（市） 的 S-SiCap 即被定位為 iVR 的關鍵被動元件，CSP 端傳 2-3 家積極 validation 規格、傳 SEMCO（三星電機） 搶部分 share；屬技術導入期、放量約需 2-3 年，但高功耗 + 立體堆疊 + 背面供電 趨勢下被視為必經之路（來源 memo_愛普矽電容_iVR供電架構_20260610）。

關鍵參數 / 判斷指標

技術瓶頸 / 風險

• 可靠度與熱管理：高功率密度下，IVR 元件需同時處理轉換效率、熱與長期可靠度。
• 客戶認證週期：AI ASIC / GPU 電源架構切換牽涉平台設計，量產時點需看終端客戶導入節奏。
• 封裝能力：微型電源元件整合到晶片或近晶片端，需要 WLP、金屬鍍膜、RDL / bump 等封裝能力支援。

關鍵廠商

應用場景

• AI GPU / ASIC 近端供電。
• 800V HVDC 機架與高功率密度伺服器。
• PMIC / VRM 模組小型化與 PCB 板面節省。
• 車用與 Power 相關元件封裝。

相關技術

• 供應鏈_AI伺服器板上電源
• 技術_矽電容：iVR 整合的去耦 / 儲能電容可由高密度矽電容實現，愛普 S-SiCap 為關鍵被動元件。
• 技術_BSPDN
• 技術_CPO
• 技術_RDL

來源

• 報告_元大_半導體封裝產業_20260525
• memo_愛普矽電容_iVR供電架構_20260610，使用者整理，2026-06-10 — iVR 為 AI 晶片高功耗供電架構剛需、需整合愛普矽電容、CSP 2-3 家 validation、SEMCO 傳搶 share

相關頁面

• 技術_IBC中間匯流排轉換器
• ADI.US(analog_devices)
• 供應鏈_AI資料中心電力
• 技術_PMIC
• 技術_多相位供電