多相位供電

定義

多相位供電（Multi-phase Power / Multi-phase VR，俗稱 VR / VRM 電壓調節模組）是把一顆降壓 DC/DC 拆成 N 個並聯的功率相（phase）、由一顆多相控制器錯相（interleaving）驅動的板上供電架構。每一相是一組 DrMOS（driver + 上 / 下橋 MOSFET）+ 電感，N 相並聯把 12V / 48V 降到 GPU / CPU 核心所需的 sub-1V、數百至上千安培。

當單一相扛不住這麼大的電流、也無法在負載瞬變時快速反應，就用「多相」分攤。AI 加速器（Hopper → Blackwell → GB300 → Rubin）核心電流逐代上升到千安培級，板上 VR 相數從十幾相一路爆量到 60 相以上，是 AI 伺服器板上電源最大的量增來源。

分工釐清：技術_DrMOS 是「功率級元件」（一相裡的開關級）；本頁是「系統架構」（N 相 + 控制器 + 電感 + 電容如何組成完整供電）。控制大腦（PWM / VR controller）屬 技術_PMIC 的控制器類。三者關係見 技術_PMIC。

圖解

flowchart LR
    PSU["12V / 48V<br/>Server PSU"] --> CTRL["多相控制器<br/>PWM / VR Controller（屬 PMIC）"]
    CTRL -->|PWM 錯相 ×N| D1[DrMOS 相1]
    CTRL -->|PWM 錯相 ×N| D2[DrMOS 相2]
    CTRL -->|PWM 錯相 ×N| D3[DrMOS ...]
    CTRL -->|PWM 錯相 ×N| Dn["DrMOS 相N<br/>N 可達 60+"]
    PSU --> D1 & D2 & D3 & Dn
    D1 --> L1[電感]
    D2 --> L2[電感]
    D3 --> L3[電感]
    Dn --> Ln[電感]
    L1 & L2 & L3 & Ln --> CAP["去耦電容<br/>聚合物鋁 / MLCC / 鉭質"]
    CAP --> CORE["GPU / CPU / ASIC Vcore<br/>~0.6–1V，>1000A"]
    CORE -. 電壓/電流/溫度回授 .-> CTRL

圖說：多相位 VR ＝ 1 顆控制器 + N 顆 DrMOS + N 顆電感並聯，錯相驅動把 12V/48V 降到 sub-1V 千安培核心；回授迴路做電流平衡與瞬態調節。

為什麼要多相

組成與技術原理

核心兩個機制：interleaving（錯相） 讓 N 相在時間上均勻錯開，等效提高頻率、對消漣波；current balancing（均流） 讓每相電流平均，避免單相過熱或失衡。

AI 應用與相數演進

量價佐證：MS VR200 電源 BOM 顯示 power supply GB300 $57,600 → VR200 $76,000（+32%）；VR NVL72 整機 380kW+ → Rubin Ultra（Kyber，2H27）600kW。詳見 供應鏈_AI伺服器板上電源。

關鍵參數 / 判斷指標

技術瓶頸 / 風險

• 電感配套：高頻 + 高電流推升對 技術_TLVR電感 與分立電感的需求，電感供給可能成瓶頸。
• 相數爆量 BOM：單卡 DrMOS / 電感 / 電容用量倍增，PCB 佈線、寄生電感與供給都被拉緊。
• PCB / 寄生：高電流下佈線寄生與壓降成設計難點，推動 技術_嵌入式基板 與 技術_VPD 把元件移近核心。
• 架構翻新：技術_VPD（垂直供電）、48V 直入核心、800V HVDC 可能重塑相數、位置與 DrMOS 用量結構——是這條線最大變數。

架構演進

flowchart LR
    A["12V → 板側多相 VR<br/>（現役主流）"] --> B["48V → 核心<br/>降轉換段、降電流"]
    B --> C["Vertical Power Delivery<br/>VR 移到核心正下方/背面"]
    C --> D["800V HVDC + 近晶片供電<br/>（長期）"]

供電持續往「更高輸入電壓、更近核心」演進；多相 VR 不會消失，但相數、擺位與每相規格會隨 技術_VPD / 48V / 800V 改變。

VRM 電壓調節模組（板上電源最後一哩）

VRM（Voltage Regulator Module，電壓調節模組）是整個電力轉換鏈的最後一段降壓模組，將輸入電壓（12V / 48V）精準轉換成 GPU、HBM、SerDes 各部件所需之工作電壓。GPU 核心電壓通常極低（<1V），但需要極大的電流；而晶片耗電隨 workload 劇烈變化，VRM 必須能在極短時間內回應負載變化，避免電壓跌破安全下限——電壓低於下限時，電晶體切換速度減慢，可能造成運算錯誤、降頻、重啟或系統當機。

組成元件

一個 VRM 由四大部分組成：

VRM BOM 成本結構

圖說：主機板 VRM 區域實物照，標注 MOSFETs（Power Transistors）、Capacitors（Filter & Stabilize）、Chokes（Inductors）在 CPU Socket 旁的位置分布。

圖說：VRM BOM 成本拆解水平長條圖—— SPS/DrMOS 40%、Power Inductor 20%、MLCC/POSCAP 20%、PWM 8%、PCB/Copper/Thermal 7%、others 5%。

來源：電源產業簡報（2026-07-03）報告_電源供應與管理產業_20260703

關鍵廠商

相關技術

• 技術_DrMOS（每相功率級元件）
• 技術_PMIC（控制器與電源管理母頁）
• 技術_TLVR電感（配套被動元件）
• 技術_VPD、技術_IVR整合式電壓調節器（供電架構演進）
• 技術_AI伺服器被動元件（板上電容電感整體）

供應鏈

→ 供應鏈_AI伺服器板上電源

來源

• memo_專家調研_矽力杰_20260515 — 國產 DrMOS / 多相位電源格局、漲價方向
• 報告_MS_RubinRackBOM_20260520 — VR200 電源 BOM（+32%）、整機功耗與 HVDC 路線
• 分析_矽力-KY_call_memo_20260526 — PMIC / 多相位電源廠投資論點
• 技術背景輔以公開產業知識
• 報告_電源供應與管理產業_20260703 — VRM 定義、BOM 拆解、板上電源實物照

相關頁面

• 技術_IBC中間匯流排轉換器
• 技術_MOSFET