定義
IBC（Intermediate Bus Converter，中間匯流排轉換器）是伺服器電力鏈中 PSU 與 VRM 之間的 DC-DC 降壓模組：在傳統 48V/50V 架構下負責把 AC PSU shelf 輸出的 50V 降到 12V 中間匯流電壓（IBV），再交由 VRM/POL 降到晶片所需的 <1V。IBC 常見於 rack / tray / board level，VRM 則貼近封裝；兩者都屬 DC-DC 模組家族。
進入 800VDC / HVDC 架構後，IBC 的角色從「選配的中段降壓」升級為 Power Rack－IT Rack－Server Tray 之間的橋梁：降壓從兩層擴為三層（HVDC→50V、50V→12V、12V→<1V），模組位置前移、承擔更高功率與更高轉換強度，內容價值天然放大。
圖解
圖說：800V DC 至晶片的電力轉換路徑——Hotswap → 16:1 IBC 降至 50V，再經 4:1 / 8:1 IBC 與 Multiphase Buck VR 降至 <1V 供 GPU/TPU/AI ASIC。
圖說：資料中心 Infrastructure→Hall→Row/IT rack→Serverboard 的完整電力架構，800V GaN IBC 與 54V GaN IBC 分別對應機櫃端與板端降壓，末端 12V/6V 交給 VRM。
技術原理
- 48V/50V 架構（現行）：AC PSU shelf → 50V bus → IBC（50V→12V）→ VRM/POL（12V→<1V）。
- HVDC 架構（三層化）：① HVDC→50V（最關鍵、承擔最高功率）；② IBC 50V→12V；③ VRM/POL 12V→晶片低壓。過渡期最可能的設計是把 800V→50V DC-DC 模組直接放上 Compute blade、省略機櫃內 PSU（本質仍是 50V bus 的延伸）；用 IBC 直接 800V→12V 跳過 50V 架構是業界下一個目標（16:1 或 66:1 降壓）。
- 拓樸與元件：高壓段整流採 SiC 使端到端效率升至 >98%；近端降壓（800V→12V）以 GaN 64:1 LLC 取代多級架構，效率再升約 1%、節省約 26% 板面積，同時節省 40–60% 銅材。
- 與 VRM 的分工：IBC 供應中間匯流電壓；VRM（SPS/DrMOS＋電感＋電容＋PWM 控制器）在極短時間內回應晶片負載變化，見 技術_DrMOS、技術_多相位供電。
800V 到 <1V 的架構比較（TI，OCP 2026-10）
TI 比較 IT tray 內四條降壓路徑（皆先 Hotswap＋HV IBC 隔離）：Option 1 為 HV IBC 16:1 到約 50V，再 LV IBC 4:1 或 8:1 到 12V／6V，再多相 buck；Option 2 為 64:1 直接到約 12V；Option 3 為 128:1 到約 6V；Option 4 為 16:1 到 50V，再 50V 穩壓 DC-DC 到 1.8–6V 接整合式 buck。同一 20kW、800V→0.8V 端到端效率（含配電損耗）：
| 架構 | 端到端效率 |
|---|---|
| 16:1＋4:1，橫向供電（LPD） | 67% |
| 16:1＋8:1，LPD／垂直供電（VPD） | 64%／73% |
| 64:1（12.5V），LPD | 68% |
| 128:1（6.25V），VPD | 74%（最佳） |
| 16:1＋50V 穩壓＋整合 buck | 73% |
HV IBC 級效率：16:1 為 98%、64:1 為 97%、128:1 為 95%；最後一段多相 buck＋配電損耗是最大損失，VPD 比 LPD 高約 6–9 個百分點。TI 結論為 128:1 到 6V 加 VPD 是「明確贏家」，GaN（650V 主級）與 SiC（800V 側保護）為使能技術。板卡：50V→6V LLC 750–1000W／模組、約 96–97%；800V→6V 堆疊 LLC 10kW／模組、約 94–96%、約 2000W/in³，用 8 顆矩陣變壓器與高電流 bus bar（定製件）。TI 為一級降到 6V、光寶 brick 只降到 50V，效率不可直接比。TI 為 IC 廠展示板卡，無客戶或量產時程（報告_OCP2026_TI_800V_DCDC拓撲比較_20261015）。
圖說：五種 800V 架構的 20kW 端到端效率比較（67%、64%／73%、68%、74%、73%），標示各級效率與對應 TI 板卡（TI，2026-10-15）。
OCP 板上模組規格與各家 brick（OCP 2026-10）
- 板上 ±400V／800V 工作組規格草案（Google／Microsoft／Meta）：50V 定比 12kW／6kW／3kW 磚，峰值 >98.5%、25–100% 負載 >98%；12V 定比 3kW（四分之一磚）／12V 穩壓 2.5kW，峰值 >96.5%；Vin ±400V／800V ±10%、高度 14mm、暫態 >150% TDP 持續 50ms、800V 加強隔離、DOSA 相容 footprint；目標 2H27 釋出，簡報未提 GaN／SiC，勿推論材料（見 供應鏈_AI伺服器板上電源）。
- 光寶科（劍橋 LITEON-EPIC，研發展示）：800→50V 全磚 10kW、1522 W/in³、峰值 98.7%、2027 年擬 12kW；50→0.8V 單級 VRM 峰值 91.4%（對照兩級 80.3%／83.5%）。
- 台達電：800V→54V 的 90／108kW 1RU DC/DC shelf，峰值 98.5%；AE：800→50V 半磚 >98%、50V→12V NIBC（樣品）；Megmeet：800→50V 30kW PDB 97.7%、10kW 模組 98.5%。
關鍵參數 / 判斷指標
| 指標 | 意義 | 觀察重點 |
|---|---|---|
| 耐壓 | 輸入端 800V 級高壓 | 漏電、絕緣、爬電距離設計 |
| 轉換比 | 16:1（800V→50V）、4:1/8:1（50V→12V/6V）、66:1（800V→12V） | 高轉換比單級化是效率與密度關鍵 |
| 功率密度 | 每體積可轉換功率 | blade 上部署的空間限制 |
| 效率 | 端到端轉換損耗 | 不足時產生高熱、voltage dip |
| 動態響應 | 對 GPU 功率瞬變的反應 | 搭配 CBU / 超級電容平滑瞬態 |
技術瓶頸 / 風險
- 高負荷失效模式：耐壓、轉換比、密度、效率、動態響應任一不足，都可能產生漏電、高熱、voltage dip。
- WBG 成本：SiC/GaN 價格約為 Si 的 5 倍，雖能省 30–40% 能耗損失、縮小 60% 磁性元件體積，但推升 DC-DC 模組 ASP（量價齊揚同時墊高 BOM）。
- 架構未收斂：800V→50V 落點（power rack 內 vs compute blade 上）與跳過 50V 的時程仍在演進，見 技術_HVDC。
關鍵廠商
| 環節 | 廠商 | 角色 |
|---|---|---|
| 功率半導體 / DC-DC 晶片 | Infineon、Navitas、Renesas、TI、ADI、Onsemi、STM | 高效率 DC-DC / IBC / VRM 與高壓功率元件 |
| 板上電源 IC | MPS.US(monolithic_power_systems) | 多相控制與功率級 |
| 電源模組 / 系統 | 2308_台達電（市）、2301_光寶科（市） | Power shelf / DC-DC 模組整合 |
應用場景
- AI 機櫃 compute tray / blade 板端降壓（GB/VR 世代 50V bus；Kyber 世代 800V 原生）
- HVDC 電源櫃與 IT 機櫃之間的中段電力轉換
相關技術
供應鏈
來源
- 報告_電源供應與管理產業_20260703 — IBC 三層降壓、16:1/66:1 轉換比、GaN 64:1 LLC、WBG 需求與 ASP
- 報告_OCP2026_TI_800V_DCDC拓撲比較_20261015、報告_OCP2026_Microsoft_Google_Meta_板上400V800V供電需求_20261015、報告_OCP2026_光寶科_800V到晶片供電_20261015 — 2026-10-15；五種架構效率、板上模組規格、光寶 brick