Stock LLM Wiki

IBC中間匯流排轉換器

更新 2026-07-03

定義

IBC(Intermediate Bus Converter,中間匯流排轉換器)是伺服器電力鏈中 PSU 與 VRM 之間的 DC-DC 降壓模組:在傳統 48V/50V 架構下負責把 AC PSU shelf 輸出的 50V 降到 12V 中間匯流電壓(IBV),再交由 VRM/POL 降到晶片所需的 <1V。IBC 常見於 rack / tray / board level,VRM 則貼近封裝;兩者都屬 DC-DC 模組家族。

進入 800VDC / HVDC 架構後,IBC 的角色從「選配的中段降壓」升級為 Power Rack-IT Rack-Server Tray 之間的橋梁:降壓從兩層擴為三層(HVDC→50V、50V→12V、12V→<1V),模組位置前移、承擔更高功率與更高轉換強度,內容價值天然放大。

圖解

報告_電源供應與管理產業_20260703_014

圖說:800V DC 至晶片的電力轉換路徑——Hotswap → 16:1 IBC 降至 50V,再經 4:1 / 8:1 IBC 與 Multiphase Buck VR 降至 <1V 供 GPU/TPU/AI ASIC。

報告_電源供應與管理產業_20260703_024

圖說:資料中心 Infrastructure→Hall→Row/IT rack→Serverboard 的完整電力架構,800V GaN IBC 與 54V GaN IBC 分別對應機櫃端與板端降壓,末端 12V/6V 交給 VRM。

技術原理

  • 48V/50V 架構(現行):AC PSU shelf → 50V bus → IBC(50V→12V)→ VRM/POL(12V→<1V)。
  • HVDC 架構(三層化):① HVDC→50V(最關鍵、承擔最高功率);② IBC 50V→12V;③ VRM/POL 12V→晶片低壓。過渡期最可能的設計是把 800V→50V DC-DC 模組直接放上 Compute blade、省略機櫃內 PSU(本質仍是 50V bus 的延伸);用 IBC 直接 800V→12V 跳過 50V 架構是業界下一個目標(16:1 或 66:1 降壓)。
  • 拓樸與元件:高壓段整流採 SiC 使端到端效率升至 >98%;近端降壓(800V→12V)以 GaN 64:1 LLC 取代多級架構,效率再升約 1%、節省約 26% 板面積,同時節省 40–60% 銅材。
  • 與 VRM 的分工:IBC 供應中間匯流電壓;VRM(SPS/DrMOS+電感+電容+PWM 控制器)在極短時間內回應晶片負載變化,見 技術_DrMOS技術_多相位供電

關鍵參數 / 判斷指標

指標 意義 觀察重點
耐壓 輸入端 800V 級高壓 漏電、絕緣、爬電距離設計
轉換比 16:1(800V→50V)、4:1/8:1(50V→12V/6V)、66:1(800V→12V) 高轉換比單級化是效率與密度關鍵
功率密度 每體積可轉換功率 blade 上部署的空間限制
效率 端到端轉換損耗 不足時產生高熱、voltage dip
動態響應 對 GPU 功率瞬變的反應 搭配 CBU / 超級電容平滑瞬態

技術瓶頸 / 風險

  • 高負荷失效模式:耐壓、轉換比、密度、效率、動態響應任一不足,都可能產生漏電、高熱、voltage dip。
  • WBG 成本:SiC/GaN 價格約為 Si 的 5 倍,雖能省 30–40% 能耗損失、縮小 60% 磁性元件體積,但推升 DC-DC 模組 ASP(量價齊揚同時墊高 BOM)。
  • 架構未收斂:800V→50V 落點(power rack 內 vs compute blade 上)與跳過 50V 的時程仍在演進,見 技術_HVDC

關鍵廠商

環節 廠商 角色
功率半導體 / DC-DC 晶片 Infineon、Navitas、Renesas、TI、ADI、Onsemi、STM 高效率 DC-DC / IBC / VRM 與高壓功率元件
板上電源 IC MPS.US(monolithic_power_systems) 多相控制與功率級
電源模組 / 系統 2308_台達電(市)2301_光寶科(市) Power shelf / DC-DC 模組整合

應用場景

  • AI 機櫃 compute tray / blade 板端降壓(GB/VR 世代 50V bus;Kyber 世代 800V 原生)
  • HVDC 電源櫃與 IT 機櫃之間的中段電力轉換

相關技術

供應鏈

供應鏈_AI伺服器板上電源供應鏈_AI資料中心電力

來源