定義
晶圓薄化（Wafer Thinning）是在晶圓正面電路完成後，從背面把晶圓由原始厚度（12 吋約 775μm）研磨減薄到目標厚度的後段製程。薄化目的依應用而異：3D 堆疊與先進封裝要把晶粒做薄才能多層疊高、縮短垂直互連；功率元件（尤其 SiC）則要降低基板寄生電阻與熱阻。它是先進封裝（HBM、SoIC、CoWoS、BSPDN）與功率半導體共用的「物理地基」製程，與 技術_CMP、技術_TBDB、技術_混合鍵合 緊密耦合。
圖解
graph LR
A[正面電路完成晶圓 ~775μm] --> B[貼 BG Tape / 暫時鍵合載板]
B --> C[粗磨 Rough Grinding\n快速移除 >90% 矽]
C --> D[細磨 Fine Grinding\n收斂至目標厚度]
D --> E[應力釋放\n乾式拋光 / 電漿蝕刻 / CMP]
E --> F[去損傷層 + 提升 Die Strength]
F --> G[背金屬 / 隱形切割 / 後段]
圖說：晶圓薄化標準流程。粗磨快速移除大部分材料，細磨逼近目標厚度，最後以拋光／蝕刻去除研磨損傷層、降低翹曲並提升抗彎強度。
技術原理 / 製程流程
薄化以「研磨（Kezuru）→ 拋光（Migaku）」兩階段為核心：
- 粗磨（Rough Grinding）：粗鑽石磨輪快速移除 90% 以上的矽，但留下鋸痕與較深的次表面損傷層（SSD, Subsurface Damage）與殘餘應力。
- 細磨（Fine Grinding）：細磨輪修整粗磨損傷，精確收斂到目標厚度，但仍殘留約 2–5μm 微裂紋層，會降低晶粒抗彎強度（Die Strength）。
- 應力釋放（Stress Relief）：薄化後晶圓極易翹曲（Warpage），需去除損傷層：
- 乾式拋光（Dry Polishing, DP）：Disco 專利，不用研磨液即可去損傷、得鏡面，明顯提升 Die Strength。
- 電漿蝕刻（Plasma Etching）：可同步做邊緣圓滑化，是 <50μm 超薄晶圓提升韌性的關鍵。
- CMP：提供極致平坦度，常與混合鍵合製程整合（見 技術_CMP）。
搬運與支撐關鍵製程：
- TAIKO 製程（Disco）：只薄化晶圓中心，外圈保留約 3mm、原始厚度的「環（Rim）」提供剛性，大幅降低翹曲，且可不依賴載板直接進高溫製程。
- 暫時鍵合 / 解鍵合（TBDB）：薄化前用 BG Tape 或暫時鍵合膠把晶圓貼到玻璃／矽載板提供支撐，背面製程完成後再解鍵合（見 技術_TBDB）。
- 邊緣修整（Edge Trimming）：研磨前預先切除邊緣台階，避免薄化後邊緣變尖（knife-edge）崩裂。
- 隱形切割（Stealth Dicing, SD）：超薄晶圓多用雷射隱形切割，切割道無毛邊、維持高 Die Strength。
關鍵參數 / 判斷指標
| 指標 | 意義 | 觀察重點 |
|---|---|---|
| 最終厚度 | 薄化後晶圓／晶粒厚度 | HBM DRAM ~50μm、HBM4 朝 30–35μm；BSPDN <20μm；SiC 基板 110μm→40μm |
| TTV（總厚度變異） | 全面積厚度均勻度 | 影響後續鍵合與良率；TBDB 膠層需控制在 ≤1–2μm |
| 翹曲 Warpage | 薄化後應力造成的彎曲 | 8 吋與超薄晶圓最敏感，靠 TAIKO／拋光／Balance Film 抑制 |
| Die Strength | 晶粒抗彎強度 | 取決於損傷層去除程度（DP／電漿／隱形切割） |
| SSD 損傷層 | 研磨造成的次表面微裂紋 | 約 2–5μm，需拋光／蝕刻去除 |
在哪裡重要（應用場景）
| 應用 | 為何需要薄化 | 厚度量級 | 相關頁 |
|---|---|---|---|
| HBM / 3D 堆疊 | 8–16 層 DRAM 要疊高，每層必須做薄 | 50μm → HBM4 30–35μm | 技術_HBM、技術_混合鍵合 |
| 背面供電 BSPDN | 晶背做電源網路，須磨到極薄露出 nTSV | 700μm → <20μm | 技術_BSPDN |
| SoIC / 混合鍵合 | 晶圓對晶圓垂直整合前先薄化＋備鍵合面 | — | 技術_SoIC、技術_混合鍵合 |
| CoWoS / 先進封裝 | 中介層／晶片薄化，搭 TBDB 支撐 | — | 技術_CoWoS、技術_TBDB |
| TSV 露頭 | 背面薄化露出矽穿孔（backside reveal） | — | 技術_TSV |
| BSI 影像感測 | 背照式 CMOS 須薄化讓光從背面入射 | — | 技術_CMOS |
| 功率元件 / SiC | 降基板寄生電阻、降熱阻（見下節） | 350μm → 110/40μm | 技術_碳化矽SiC |
共通邏輯：先進封裝越往「3D 垂直整合」走，薄化的次數、極限厚度與良率要求就越高；薄化、CMP、暫時鍵合、再生晶圓的需求是一起被拉動的（見 技術_再生晶圓）。
SiC 薄化專題（2025–26 近期焦點）
SiC 功率元件電流垂直流動，基板本身不參與開關卻像一顆寄生電阻：標準 SiC 晶圓約 350μm，真正具開關功能的磊晶層只有約 10–100μm。
- 降 Rds(on) + 散熱：把基板薄化到 110μm 甚至 40μm，可降低總導通電阻約 15–30%；晶圓越薄熱阻越低，對 800V 高功率密度應用（EV、AI 伺服器電源）效益顯著。
- 硬度難題：SiC 硬度僅次於鑽石，傳統機械研磨慢、耗鑽石磨輪，薄化成本與良率是門檻。
- 雷射剝離技術：傳統鑽石線切割晶錠有約 40–50% 鋸切損耗（kerf loss）變粉末浪費，雷射法大幅改善：
- Cold Split 冷剝離（Infineon 併 Siltectra）：雷射在晶圓內部產生熱應力層後剝離，材料近乎零損耗，同一晶錠出片數約翻倍，剝下的厚基板可重新拋光、長磊晶再利用。
- KABRA（Disco）：雷射把 SiC 分解成非晶矽＋碳形成分離層，切割時間從約 100 小時縮到 30 小時內。
- 為何 2025–26 成轉折：
- 8 吋放量：8 吋 SiC 更易翹曲，對薄化與應力控制要求大增。
- AI 資料中心電源：高功率 GPU（如 NVIDIA Vera Rubin 世代）電源模組選 SiC，追求極致效率須薄化壓低 Rds(on)（接 技術_SiC_800V）。
- EV 800V 普及：800V 平台下 SiC 的耐壓與散熱成瓶頸，薄化提供餘裕。
關鍵廠商
| 環節 | 廠商 | 角色 |
|---|---|---|
| 薄化 / 再生代工 | 8028_昇陽半導體（市） | 台灣主要晶圓薄化＋再生代工，積極切入 SiC 薄化 |
| CMP 耗材 | 1560_中砂（市） | 背面研磨／SiC CMP 鑽石碟、研磨輪，BSPDN 多 step 直接受惠 |
| 薄化化材 | 3595_山太士（興） | BG Tape（背磨保護膠帶）、雷射釋放層、FOPLP Balance Film |
| 暫時鍵合膠 | 5234_達興材料（市） | TBM 臨時鍵合膠，薄化支撐用（見 技術_TBDB） |
| SiC 測試薄化 | 8162_微矽電子（創） | SiC／GaN 後段 turn-key，含晶圓薄化、背金屬、高壓測試 |
| 矽晶圓 / 載板需求 | 6488_環球晶圓（市） | BSPDN 須更薄晶圓＋多一片 carrier wafer，雙晶圓設計推升需求 |
設備龍頭
薄化／切割設備由日本 Disco 主導（市佔 >70%），提供 DFG／DGP 研磨拋光一體機、乾式拋光、TAIKO、KABRA 雷射切割與隱形切割。為非台股的技術擁有者，台廠多落在耗材、化材與薄化代工服務端。
技術瓶頸 / 風險
- 超薄晶圓良率：磨到極薄（<20–50μm）時厚度均勻性、翹曲與崩裂風險陡升，TTV／Die Strength 是良率關鍵。
- SiC 成本與認證：薄化能降阻，但 SiC 硬度高、雷射剝離設備門檻高，且車規／AI 電源認證期長。
- 設備集中：核心研磨／切割設備高度集中於 Disco，台廠議價與供給彈性受限。
- 觀察（未確認）：雷射剝離／隱形切割與台廠雷射設備能力相鄰（如 8027_鈦昇（櫃） 的超短脈衝雷射改質），但目前 vault 確認鈦昇主力在玻璃載板 TGV，是否切入 SiC 薄化後段尚待查證，不宜預設為薄化受惠股。
相關技術
- 技術_BG_Tape — 背磨時的正面保護耗材
- 技術_CMP — 薄化後平坦化與損傷層去除
- 技術_TBDB — 薄化的暫時鍵合支撐
- 技術_TSV — 背面薄化露出穿孔
- 技術_混合鍵合 — 薄化＋鍵合的 3D 整合
- 技術_BSPDN — 背面供電的極薄化需求
- 技術_再生晶圓 — 薄化／測試晶圓需求連動
- 技術_碳化矽SiC — SiC 基板薄化母題
供應鏈
→ 供應鏈_SiC碳化矽、供應鏈_半導體製程設備、供應鏈_半導體特化耗材
來源
- gemini 研究彙整（2026-05-26）：SiC 基板薄化、Cold Split / KABRA 雷射剝離、TAIKO 製程、HBM 薄化規格
- vault 既有頁交叉引用：技術_BSPDN、技術_TBDB、技術_混合鍵合、技術_再生晶圓、技術_碳化矽SiC、3595_山太士（興）、8028_昇陽半導體（市）、1560_中砂（市）