COUPE

定義

COUPE（Compact Universal Photonic Engine，緊湊型通用光子引擎）是台積電為共封裝光學（CPO）設計的矽光子引擎平台，也是 技術_OE光學引擎 的特定實作。COUPE 整合電子整合電路（EIC）與光子整合電路（PIC）並透過 SoIC 3D 鍵合，提供極高能源效率與頻寬密度。屬於 技術_SiPh 的子類，獨立成頁主因為：(1) TSMC 在 2026 技術論壇將 COUPE 列為取代銅線互連的關鍵路徑、(2) 涉及 SiPh + SoIC + 矽透鏡 + GC 耦合等獨立技術組合、(3) 量產時程綁定 NVIDIA Rubin / Rubin Ultra 平台，是 2027-2028 AI 資料中心網路升級的核心觀察點。

圖解

flowchart TB
    subgraph TOP[頂部光學耦合層]
        A1[FAU 光纖陣列]
        A2[矽透鏡 Si Lens<br/>770μm 矽載板]
        A3[GC 光柵耦合器]
    end

    subgraph EIC_PIC[3D 堆疊主體]
        B1[EIC 電子整合電路]
        B2[SoIC 鍵合介面]
        B3[PIC 光子整合電路]
        B4[MRM 微環調變器]
        B5[Si/SiN 波導]
        B6[Ge 光偵測器]
        B7[TDV 穿透電介質通孔]
    end

    subgraph BOTTOM[底部金屬反射鏡]
        C1[金屬反射鏡<br/>降低插入損耗]
    end

    A1 --> A2
    A2 --> A3
    A3 --> B5
    B1 --> B2
    B2 --> B3
    B3 --> B4
    B3 --> B5
    B3 --> B6
    B7 -. 各層連接 .-> B1
    B7 -. 各層連接 .-> B3
    A3 --> C1

圖說：COUPE-GC 採 3D 垂直堆疊架構，EIC 透過 SoIC 與 PIC 整合，頂部矽載板加工矽透鏡實現光學準直，GC 從上方耦合 FAU，背面金屬反射鏡降低損耗。

圖說：穎崴 PDF 引用 Counterpoint Research《矽光子與共同封裝光學（CPO）報告》之 CPO 演進路線圖；COUPE 對應 2.5D CPO Switch（2027 / <6.4T / 20% Cu + 80% Optics）與 3D CPO XPU（2030~ / 12.8T+ / 100% Optics） 兩個階段，分別是 COUPE Switch（Switch ASIC 端）與 COUPE XPU（GPU / ASIC 端）。來源：活動_穎崴_CPO論壇簡報_20260514

圖說：TSMC COUPE 結構示意（Source: TSMC，引用自穎崴 2026/05/14 簡報）。COUPE 即「Compact Universal Photonic Engine」——緊湊通用光子引擎，能將不同 SiPh 需求整合到同一平台，並提供更低的 GC（Grating Coupler）/ EC（Edge Coupler）插入損耗。COUPE 是無空腔或機械薄弱零件的實心結構，可避免污染與機械缺陷下實現低插損，並具易於與主機 ASIC 整合的彈性形成共封裝結構，鋪路給基於 SiPh 的晶圓級系統整合（WLSI）在高效能運算的應用。來源：活動_穎崴_CPO論壇簡報_20260514

圖說：TSMC COUPE 平台演進示意（Source: TSMC）。COUPE 平台是 TSMC 為了同時滿足不同 SiPh 應用的功率、性能與成本要求所提出的通用光子引擎結構，後續演進到 COUPE 2.0 並衍生 iOIS（integrated Optical Interconnect System）整體 CPO 平台。來源：活動_穎崴_CPO論壇簡報_20260514

圖說：CPO Roadmap 頻寬升級曲線。COUPE 對應 2.5D / 3D CPO 階段持續推升頻寬。來源：活動_穎崴_CPO論壇簡報_20260514

圖說：I/O Interface Evolution。從現行 OSFP / QSFP-DD 銅介面（CPC）→ NPO → 2.5D COUPE Switch → 3D COUPE XPU 的 I/O 介面演進路徑；COUPE 是最終全光互連階段的核心 IC 介面。來源：活動_穎崴_CPO論壇簡報_20260514

COUPE 1.0 / 2.0 / 3.0 完整演進對比（群益 2026/05/14 簡報）

Side-by-Side OE 傳統架構 vs CPO + COUPE 效能對比

群益簡報的核心對比表（OE-ASIC Link 效能）：

NVIDIA Quantum 系列 115.2T 頻寬計算邏輯（COUPE 主供場景）

每 lane          : 200 Gbps
1 個光引擎       : 8 lanes × 200 Gbps = 1.6 T
1 個模組         : 3 個光引擎       = 4.8 T
1 個 ASIC        : 6 個模組         = 28.8 T
Quantum X 系統   : 4 個 ASIC        = 115.2 T

證明了 TSMC COUPE + CoWoS 整合是 NVIDIA 次世代超高頻寬交換器（Quantum 系列）的物理核心，透過極短互連（5mm → 1mm）與極高密度（佈線 80 倍 / 頻寬 37.6 倍）解 AI 資料中心的功耗與效能挑戰。

3D 堆疊 EIC / PIC 詳細製程（群益 PDF P.21-22 補充）

EIC（N7 製程）職責

• 高速光學調變器驅動器（Driver）
• 轉阻放大器（TIA）：將光偵測器產生的微弱電流訊號轉換為 ASIC 可識別的電壓訊號並放大
• 波長穩定控制器：對應 MRM 熱敏感問題（詳見 技術_MRM）

PIC（65nm SOI SiPh 製程）職責

• 光路模擬（電氣、光學、電光共同模擬）
• 元件建模：雜訊與多波長分析

光學輸入 / 輸出（I/O）設計

• 在支撐矽基板（770 μm Si Carrier）上設計微透鏡（μLens / Si microlens）
• 進行包含反射鏡、光柵耦合器（GC）在內的全路徑模擬，以最佳化光纖耦合效率
• 在封裝圖中，TDV（穿透電介質通孔）位於 PD 和 MRM 附近
• 與傳統 TSV（矽通孔）相比，TDV 更靈活、更易於擴展，因為它可用更小禁區
• 「低介電常數」材料可降低通孔間 / 通孔與裝置間的耦合（串擾）風險
• 從而降低寄生電容並簡化散熱控制

Cu-Cu Hybrid Bonding（銅對銅混合鍵合）

• EIC 以 Face-down（面向下） 方式，透過 Cu-Cu hybrid bonding 直接與 Face-up（面向上）的 PIC 進行 Face-to-face (F2F) 接合
• 這是 TSMC 3DFabric 旗下 SoIC-X（混合鍵合）的典型應用，介面寄生電容降低 85%
• PIC 內部含有 TDV（絕緣層穿孔），透過底部的 Cu Pillars（銅柱）與外部基板連接，實現高效電氣傳輸

整合性能（COUPE 2.0 / iFAU）

• 採用 嵌入式微透鏡 + 垂直 O 波段光柵耦合器（GC） 整合
• 實現 0.3 dB 光纖陣列耦合損耗、對齊公差 ±10 μm
• 透過適當的整合微透鏡 + FAU 設計，FAU 對準容差可擴展到 > ±20 μm
• 通過停用光束偏轉機制，BBC 也可用作高效能水平光纖耦合器

3D 堆疊挑戰（TSMC 自述）

• 複雜的 3D 平面規劃
• SoIC-X / TDV 凸塊佈局
• 高頻通道建模
• 關鍵的散熱（Thermal）與機械（Mechanical）結構穩定性分析

垂直 BBC 性能補充與材料選擇

• 整合 GC + EC 優點：在 COUPE 2.0 中，一種結合了 GC 和 EC 優點的新型垂直寬頻耦合器（BBC）旨在有效實現 WDM 並進一步減少 OE 大小
• 插入損耗 0.3 dB、對準公差 ±10 μm
• 與多行垂直 FAU 相容
• PBSR 整合：高效能偏振分光器和旋轉器（PBSR, Polarization Beam Splitter & Rotator）可與垂直 BBC 整合
• 可雙向使用：通過停用光束偏轉機制，BBC 也可作為高效能水平光纖耦合器
• 材料選擇：Intel 跟 TSMC 都使用石英或 SiN——透明、好對位、UV 硬化

光學引擎封裝 2D → 2.5D → 3D 演進（群益 PDF P.35）

從 2D 封裝到 2.5D、3D 封裝，TSV 與混合鍵合等封裝技術進展，使光子晶片（PIC）與電子晶片（EIC）能逐步縮短互連距離：

SoIC-X 提供最短的光電轉換路徑與最高的能源效率。

COUPE 2.0 / iOIS / iFAU / D-FAU（2026-05-14 群益簡報深度解析）

群益 2026/05/14 簡報（產業_群益_CPO_D-FAU供應鏈_20260514）揭露 TSMC COUPE 2.0 平台與 iOIS（integrated Optical Interconnect System）核心元件：

COUPE 2.0：第二代 TSMC 光子引擎

• 平台定位：TSMC iOIS（整合光學互連系統）核心；結合 COUPE 2.0 + 複合中介（CI），用於 HPC 與通訊系統的 CPO 平台
• 與 NVIDIA 整合：證明 COUPE + CoWoS 是 NVIDIA 次世代超高頻寬交換器（Quantum 系列）的物理核心，以極短互連與極高密度解 AI 資料中心的功耗與效能挑戰
• 3D 堆疊架構：
• EIC 採用 7nm FinFET CMOS
• PIC 採用 65nm SOI SiPh（絕緣層覆矽光子製程）
• PIC 以 Face-down（面向下）方式透過 SoIC-X（混合鍵合）與 EIC 進行 3D 堆疊
• 這是 TSMC 3DFabric 旗下 SoIC-X 在矽光子領域的典型應用，也是當前矽光子核心競爭優勢

垂直 BBC（Broadband Coupler）— 三篇專利

• BBC 是 iOIS 的重要組成；被設計為具有廣泛頻寬，可在廣泛波長上耦合光
• TSMC 已對「垂直寬頻耦合器」進行三篇專利布局
• 與其他 CPO 結構相比，iOIS 的優勢包含：低插損、垂直耦合便於 wafer-level test、可廣波長範圍工作

iFAU（integrated Fiber Array Unit）與 D-FAU

• TSMC 開發 COI（complimentary optical interconnect） 與 iFAU（integrated fiber array unit） 組件
• iFAU 將傳統獨立的 FAU 改為與 PIC 平面整合的方案
• 採用 Si microlens（μLens） 與 PIC 上的 Grating Coupler 進行表面耦合
• μLens 能顯著提升對準容差並降低光損耗
• 提供 ±10 μm 對齊容差與 0.3 dB 光纖陣列耦合損耗
• 構造圖含 FAU Housing、垂直 O 波段光柵耦合器（GC）與嵌入式微透鏡整合

Meta-lens 取代 microlens 的下一階段

群益簡報指出 超穎透鏡（Meta-lens） 是 COUPE 平台從 1.6T 邁向 12.8T 的關鍵元件：

• 不再依賴透鏡厚度產生光程差，而是利用平面基板上的奈米級結構（Meta-atoms）進行波前工程，直接對光的相位、振幅與偏振進行「數位化」調控
• 解決傳統 Microlens 在高密度 2D FAU 空間不足、對位精度要求極高與耦合損耗的問題
• 合聖（AuthenX） 研發的 Meta-lens 提供 ±18 μm 機械容差，是 CPO 商用化關鍵
• 同時 6789_采鈺（市） 與奇景光電 憑藉成熟的 WLO（晶圓級光學）與 12 吋半導體光學製程，成為 TSMC COUPE 平台的重要元件供應商
• 技術趨勢邁向 ASIC 與 GaN 的單晶整合（Monolithic Integration），利用 GaN 晶圓直接作為光學中介層（Optical Interposer）並兼作光波導；透過 TSMC COUPE 3D 封裝平台達成低於 1 奈秒傳輸延遲

技術原理

關鍵基礎元件

COUPE-GC 結構特徵

• 3D 垂直堆疊（SoIC 鍵合）：EIC 透過 技術_SoIC 鍵合技術與底層 PIC 結合，頂部加鍵合 770μm 矽載板（Si Carrier），內部採 TDV（穿透電介質通孔，Through Dielectric Via）各層連接
• 矽透鏡整合：在頂部矽載板上加工矽透鏡，實現光學準直；GC 架構的 FAU 從上方直接光學耦合，免去側面對準難度
• 金屬反射鏡：位於 GC 正下方背面，減少插入損耗，提升光耦合效率
• 與傳統 Pluggable Optical 差異：COUPE 直接封裝在 Switch ASIC 或 XPU 旁，免去長距 PCB trace 損耗，是 1.6T / 3.2T 頻寬世代必要架構

競爭格局

技術瓶頸 / 風險

• 熱管理：COUPE 封裝在 Switch ASIC / XPU 旁，CPO 整體熱密度大，影響光元件壽命與波長穩定性
• FAU 對準精度：80-100μm 細間距、>2 排機架空間限制；low-profile 多排 FAU 設計是量產關鍵
• DWDM / CWDM 波長穩定：MRM 對溫度敏感，AI 資料中心高功耗環境下波長漂移需主動補償
• III-V 雷射整合：磷化銦（InP）異質整合在矽晶圓上是雷射光源關鍵；TSMC 與 ELS（External Laser Source）路線並行
• 量產 ramp 取決於 Rubin 平台：NVIDIA Rubin / Rubin Ultra 是否如期導入 CPO 是放量關鍵
• TCO 對比：相對 1.6T pluggable optical module 的成本優勢需在 3.2T 世代才能顯現
• 同業競爭：Intel、Marvell、Broadcom 在 CPO 整合各有路線，TSMC COUPE 須證明可量產與成本競爭力

投資觀察點

• NVIDIA Rubin / Rubin Ultra 平台 CPO 導入時程：Goldman Sachs 估 Vera Rubin NVL72（2H26-2027）開始部分情境 25% CPO、Rubin Ultra NVL144/576（2H27-2028）大規模導入 3.2T CPO
• TSMC COUPE 量產時程：技術論壇揭露但未明確量產日期；觀察 Switch ASIC 客戶（Broadcom / Marvell）與 GPU 客戶（NVIDIA）的 tape-out 進度
• 台廠光電供應鏈受惠順序：FAU / FAU 對準（3363_上詮（櫃））、CoS / Box 雷射封裝（3450_聯鈞（市））、磊晶（3081_聯亞光電（櫃）、2455_全新（市））、CPO 耦合（6442_光聖（市））
• Pluggable 與 CPO 並存節奏：1.6T pluggable 與 CPO 是否如預期共存、GB300 → Vera Rubin 過渡期 mix 變化

技術演進時程

關鍵廠商

應用場景

• AI 資料中心 Switch（1.6T / 3.2T CPO TOR）
• XPU 光學 I/O（GPU、ASIC、TPU 等加速器光連）
• Rack-level 高頻寬 scale-up 連接
• 高密度 CPO Switch ASIC 主機板光電整合

相關技術

• 技術_SiPh：母技術頁，矽光子廣義平台
• 技術_SoIC：COUPE 採 SoIC 鍵合是核心 3D 整合技術
• 技術_CoWoS：CPO 與 CoWoS 同屬 3DFabric 頂層

供應鏈

• 詳見 技術_SiPh 完整光通訊供應鏈
• 所屬環節：#環節/光學引擎
• 推動方：2330_台積電（市）

競爭格局 — 專利申請量

來源：Nikkei 報導，引用於 web_TrendForce_TSMC_COUPE_20250909（2025-09-09）。TSMC 的專利攻勢加速，Intel 仍停留在 R&D / 展示階段，TSMC 已確認 2026 年 CPO 量產。

來源

• 活動_台積電技術論壇_20260514
• 報告_Citi_台積電2330_20260513
• 活動_穎崴_CPO論壇簡報_20260514（CPO 演進路線、TSMC COUPE 結構、CPO Roadmap、I/O Interface Evolution）
• 產業_群益_CPO_D-FAU供應鏈_20260514（COUPE 2.0 + iOIS + iFAU + D-FAU + BBC 三篇專利 + 3D EIC-PIC SoIC-X + Si microlens + Meta-lens 替代路線 + 台廠定位）
• web_TrendForce_TSMC_COUPE_20250909，2025-09-09（SEMICON Taiwan 2025；K.C. Hsu「2024 為矽光子覺醒之年」；TSMC 50 vs Intel 26 專利；COUPE SoIC EIC+PIC 架構）
• 產業_矽光子發展趨勢_20260522

相關頁面

• 7928_合聖科技（興）
• 技術_XPU
• 技術_光子中介層
• 分析_SoIC_3D先進封裝供應鏈_富果_20260620
• 技術_GlassBridge
• 分析_Scale-out_PIC與Scale-up_OE引擎下一步_20260611
• 分析_晶圓到先進封裝全流程技術報告