報告_永豐_AI產業趨勢簡報memo_20260916

PDF 原檔：報告_永豐_AI產業趨勢簡報memo_20260916_original.pdf

圖片清單（已驗證 2026-09-16）

抽出圖片經 size 篩選後無 40KB 以上候選（多為 logo／評等標記），本頁不提供可嵌入的真資料圖。

原始內容

(永豐) 20260916-AI 產業趨勢-簡報 memo

主講人：

騰旭投資 投資長 程正樺

記錄者：

永豐投顧 王彥鈞

• *免責聲明：本人已克盡職業道德操守，在能力範圍內盡力完整記錄此次論壇內容，惟仍難保證過程中受限於本人知識量、 覆蓋產業範圍有限、腦容量及軟硬體限制而難以100%還原現場實況，敬請見諒。

1. Agentic AI 推升 CPU 需求：

• a 傳統AI訓練/推論以GPU為主，但Agentic AI帶動CPU用量增加。以GW來看，每個GPU於本需要4GW 的功耗，對應需要1GW的CPU，之後轉變成1:1，亦即CPU用量大幅增加，其耗電量可能和GPU相當。
• b 艦長以AMD先前做的投影片說明Agentic AI 的運作流程：任務啟動 à 輸入指令 à 做排程 à 找工具 à RIG(尋 找內外部資料) à 分析等。除GPU Server 與 ICMS(KV cache)以外，各環節高度依賴 Web Gateway、通用伺 服器與always on storage 進行運算。
• c 因此過去單純 跑 AI 推論 只 要 經 過 特定 節 點 ，先在 則 需要 串連多種 通用伺服器 反 覆 調 用， 雖然 量 化不易 ，但正 在 朝 1:1 的 方向發展 。

2. CP O / N P O & S upp ly chain im p act：

• a 目 前資料中 心網路架構 有 三 ：
• i Scale up -同一 個rac k 內GPU 連接
• ii Scale o u t： 跨機架 (inter rac k )之 間 的 連接
• iii Scale across： 跨 資料中 心 (cross d ata center)之 間 的 連接 。
• b 最近開始討 論 Scale in ，指的 是晶 片之 間 ( d ie to d ie)的 互聯 ， 開始走向光 通 訊 。
• i 光引擎放 在 載板上= CP O
• ii 光引擎放 在主 機板上=N P O
• iii 光引擎放 在中 介層上=O I O ，做 晶 片之 間 的o p tical I/ O 。
• iv 討 論Scale in 是 因為 晶 片 四周 的 空間 有限，能 拉出 的電 氣走線密 度受 到物理 限制， 且走銅線 容 易遇到 頻 寬瓶頸 與 訊號衰減， 而 改走光 通道可 利 用WDM(分 波多 工) 讓 單 一 通道 透 過 不同波 長傳輸來 拉 高 頻寬 。因 此 短距離走光不是為解決傳輸距離，而是未來解決頻寬密度的問題。
• v 目 前scale in 技術 ( 無 論用Micro LE D/Micro VCS EL ) 都 還在 早期開發階段 。
• c Op tical Scale U p à 原本 是 在Rac k 內，但 未 來 將跨越多 個Rac k ，中 間透 過Switch Rac k 進行 連接 。
• i 以 B roa d com 在 O CP 展示 的 架構 為 例 ，中 間 有 配置 4 個 Switch Rac k ( 採 用 TH7 晶 片，每個Rac k 有 3 2 顆晶 片，因此 總共3 2*4 = 12 8 個Switch，對應1024 顆X PU 組 成 超 大Po d 。
• ii N vi d ia Roa d ma p ：R u bin Ultra 提供N V L7 2、 N V L57 6 兩種架構
• l N V L 57 6 透 過 8 個 rac k 互聯 ，中 間沒 有 swtich rac k ，而單 一 rac k 配置 7 2 顆 GPU 及 7 2 顆 switch 晶 片，與 N V L 7 2 相 比 ，GPU 數 量 不 變，但 是 switch 晶 片 倍 增。
• l 每個switch 搭載 4 顆3 .2 T 的 OE (200G *16 條 )，相當於每個GPU 平均額 外 負擔 4 顆3 .2 T OE 的 頻寬 (12. 8T )。
• l 對 比B W 世代 單 一 GPU 對應 1 顆8 00G transceiver，R u bin u ltra 世代 單 顆 GPU 對應 一顆 1.6 T transceiver，但 是N V L 57 6 架構下 ，為 了 switch 互聯 ，每 顆 GPU 又額 外增加 了 4 顆3 .2 T o E (相 當於12. 8T 頻寬 )，整體 光模組頻寬 需求 提 升 了8倍 。
• d CP O / N P O 路線爭議 ：有人 認 為 使 用 N P O 後CP O 供 應 鏈就會 受 挫 ，其實 不然 。 兩 者 OE 完 全 相 同 ， 都是由 台積 電C O UP E 技術 整 合 PIC & E IC 而成。 兩 者 差異僅 在於 載 體與 連接 器 設計 ：
• i CP O 是 OE on s u bstrate。 若F AU 損壞 ， 必須更換 可 插拔 的 dF AU ；若dF AU 良率不佳 ，整 顆昂貴 的 CP O模組 可能 會 報 廢 。
• ii N P O是OE on PC B ， 再透 過soc k et 連接到 主 機板 。 這樣F AU 可以做成 不 可 拆卸 ， 光纖模組損壞時 ， 直
• 接更換 整 顆 soc k et， 降低組裝維護門檻 。
• iii 目 前 N P O模組 主要 由光 通 訊模組廠如 Innolight、Coherent 等 封裝 ， 搭配 嘉澤/FIT 等 連接 器 廠商提供
• soc k et。因此 不管走向哪 個 技術 ，對 台積 電的 OE 技術 、產能需求 沒 變。
• iv 未 來roa d ma p ：(1) 目 前 4 顆3 .2 T OE ， 搭配 switch chi p 。(2) 下世代 6 顆 6.4 T OE ， 搭配 2 顆 switch chi p 透 過cowos 整 合 。( 3 ) 大 立光佈局 的m u lti-row F AU 要 到更 之後(202 8 年 F eynman) 才會使 用。

e CP O封裝面 對的 技術挑戰 ：

• i COUPE 3D 堆疊 -目 前 台積 電 良率穩定 ，nonT 多採 用2. 5 D 平面封裝 做 N P O 。

ii FAU 對準技術

• l 分為主動對 準 (AA)與 被 動對 準 (PA)。AA 需要 設備 對 光 ， 製 程 繁瑣；康寧提倡 的 玻璃橋接結構則 主
• 打 PA，可以 達到類似一般組裝廠直接插拔 的 便利性 。
• l 光耦合方式-GC & EC
• 2.e.ii..1 GC： 光由晶 片 垂直射出 ，為 台積 電主要 方 案 ， 優 點是 可以在 Wa f er level 直接 進行 光 學測 試 ； 缺 點是 受限於 光 柵 的 繞 射特性 ，難 支援 寬頻 WDM。
• 2.e.ii..2 E C： 光 從 晶 片 側 面射出 ， 易 支援 WDM 與高 頻寬 ，但 缺 點是晶 片 必須 切割 後 才 能 測試 ， 不 利 於前 期 找 出 KGD。
• 2.e.ii.. 3 Fu r uk awa Sna p B eam à 類似康寧 的 解決 方 案 。
• 2.e.ii..4 目 前S EN C O 有 提出 MPC(Metallic PIC Co up ler)， 是讓E C 透 過 反射 鏡 結構將 側 面光 轉 向
• 垂直射出 ，做 出 很像 GC 的 角 度。

iii KG OE test-

• l T est f low f or C O UP E ： 目 前 N VDA s p ectr u m 6 有 些 定 義 ， F icontec 有整 理 。
• l Insertion 1：PIC & E IC 在 晶 圓 階段 各 自 CP。
• l Insertion 1. 5 ：Wa f er level b u rn in，以後可能 會是 標 配 ，因為PIC變 複雜 、 良率不 好 、 E IC KGD 貴 ， 若 貼 合 後 不良 導致 報 廢 成本高。 另 外Wa f er level Bu rn in 也 有 考慮 用在c u stomi z e d HB M， 測試 下方 base d ie 的可 靠 度
• l Insertion 2： 台積 電 透 過S O IC 將E IC d ie on PIC wa f er 後進行 光 電 同 測 ，主要 供 應 商 為 TE R A TE + F icontec 對 位 設備 。 由上到下 分 別 是p robe car d -wa f er-thermal ch u c k -B ottom F AU inter f ace。
• l Insertion 3 ： 沒 有A TE 設備 ， 是 切割 成Die 並貼 rece p tacle/ F AU 後的 上光下 電 測試 。 由上到下 分 別 是T o p O A H (o p tical hea d assembly)/ F AU- thermal ch u c k -chi p -bottom high s p ee d soc k et inter f ace-high s p ee d p robe car d 。

f CP O 對PC B 供 應 鏈 的影 響 ：

• i 目 前主 機板 為 了跑 224G SerDes 高 頻訊 號 ， 必須使 用 M 8 、M9 等 級 的 超低損 耗CC L 。但 如 果 訊 號 在 主 晶 片 端 直接 轉 換 為 光訊 號送 出 ，主 機板上只 剩 下 PCIe Gen 5 （ 3 2Gb p s ） 等 低 速控 制 訊 號 ，CC L 等 級
• 降 至 M4 即可 滿足 需求。
• ii 未 來當 SerDes 推進 至 44 8 G 時 ， 走銅線 在 PC B 上 傳輸 距離 可能 連 5 到 10 公 分 都跑不到 ，勢 必 得
• 全面改走光 （ CP O /CPC ） ， 隱含 傳統 靠 主 機板 CC L 規格 升 級 帶動 ASP 的 邏輯 將面 臨 結構性改 變。

3 . 先進 封裝 與ASIC 開發 趨勢：

• a 晶片開發成本增加： 2 8 nm 晶 片 開發 成本 約 1 億美元 、1nm 晶 片 開發 成本 突破 10 億美元 。 à IC 設計不再是
• 輕 資產行業， 只 有大 廠 有資本 持續 投入。
• b 光罩面積(reticle size)瓶頸： 目 前 5 . 5 x ret si z e CoWoS 技術 成 熟 ，但 是台積 電202 7 年 推進 至 9 x ret si z e 遭 遇 嚴重 War p age 問題 。

Q A

1. V10 B RCM/M T K 競 爭 狀 況 ？ goolge 兩顆 產 品 不同定 位 ，mero p e 3 nm 低 價 、量大 ； ice f ish 有 兩 個 解決 方 案 A14 or SS 2nm， 製 程 都 還 沒 決 定 ，2029 年 的 東西 目 前 不 確 定性都 還 很 高。任 何 人說 拿 到都 唬爛 的因為 連 google 都 還 不 知道。
2. 明 年 算力 營收 如 果 沒 有進 一 步突破 ，202 8 進入去 庫存 階段 ？ CSP 只 care GPU U T R 所 以還 好 。Anthro p ic 如 果 沒 有
3. 成長 也 不代 表 產業 無 法 成長， 只是 因為 無 法漲價或 是開 源速 度 太快 。 接下 來 也 可能因為 沒 有 新 的 k iller a pp 。
4. 3 . 算力 價格 不 能 跌？ 對， 如 果 開始 跌 ， 那剛剛 說的 快速回收 的 邏輯 就不 存 在 了 。
5. GPU 對應 OE 顆數 之前說1:6 ？ 原本 美Q T 5 對 3OE ，後來SW rac k 沒 有但 是 Q T5 旁邊 的增加， 所 以 從 1:6 變成 1:4。202 8 年 r u bin u ltra 10M 那 就 有40M OE ， 這是只 真 對 Q T 的部分， 如 果 加 上 SP E C T RUM 3 2 OE ， 一年 10-20
6. 萬 台 ， 所 以 也 是 幾百萬科 的 OE 。 這是 針 對 N V。Google 走X P O 、AM Z N N P O是 另 外的需求。
7. 5 . Chatg p t/tesla/ anthro p ic 聯合 說要 放 緩？ (1) 政治 性 因 素 大。 希望自 行 監 管不 要 設立反 壟斷 。(2) 期 中 選舉民 主 黨 勝 率 高， 民 主 黨 反 AI， 如 果他們 發 現即 將 當 選那 現在 開始 表態 會管 好自己 就是 有 必 要的，( 3 ) antroh p ic 本來 就 有 自 行 間 款 ， 馬斯 克 一直 希望 大 家停 下 來等 他 沒 問題 ， 奧 特 曼 可能 是 因為g p t6 贏 了就 希望 大 家 放 慢 。(4) 還要 注意 開 源 模 型 在後 面 追 ， 如 果 沒 有 新 模 型 後 面 價格 下 來 機率 高。 如 果 放 緩那 三 個 月 就 有可能 被 追 上 。 à 應 該 沒 有人 敢真 的 放 緩 。
8. i Google Hu m u f ish/A 5 922 ( d esigne d by M T K) 是 明 年 唯 一 做 到 9 x ret si z e 的 晶 片， 目 前 採 用 E MI B 封 裝技術 嘗試解決翹曲問題 。
9. ii N v 發 現9 x ret si z e 難度高，因此r u bin u ltra 維 持 5 . 5 x ret， 採 用2 顆 GPU d ie 透 過SoIC 堆疊 ， 避 開
10. 良率 問題 同時維 持 運算單 元 總數 。
11. c Google 的 網路 拓墣也預 期 從 3 D T or u s 升 級 到 6D T or u s，亦即每個節 點連接晶 片的 數 量 由 6 顆 翻 倍到 12
12. 顆 ，推動o p tical I O 對外 頻寬 大幅 攀 升 到3 .2 T 。
13. d ASIC 供應鏈分工： Google 預 期 202 8 年 推 出Hu m f ish & T rigger f ish， 兩 者主要 差 別 在 HB M，前者 8H i 後 者12 H i， 都是 M T K 拿 下 、 都 用 E MI B -T ， 都是 2nm cd ie + 3 nm io d ie、2029 年 規劃 Mero p e & Ice f ish， 前者主 打性 價 比 ， 由 AMD + B RCM 合 作，要soic + cowos ； 後者可能 由 M T K + GUC 合 作，可能用soic + emibt。

4. Glass s u bstrate 發展

：

• a T SMC/Ibi d en/Innol u x 合 作中
• b 5 . 5 x soic war p age 也 會 很嚴重 à sol u tion 之 一是玻璃 基 板 ，除nv以外brcm 也很 積 極 。 另 外 兩 個 解決 方 案
• 是 emib li k e 仍在 RD、 陶瓷基 板 也很遙遠 。
• c 玻璃 基 本要做 T GV、 填金屬 、 上下 堆疊 A BF
• d 供 應 鏈 ：

i B roa d com：

• l Bu il d -up ： 南亞 、S E MC O 、 T o pp an、Unimicron
• l Metalli z ation：Innostar、S E MC O J V w/ DW F C、 T o pp an/ F o z hi x in( ? )、D N P
• l T GV：Ingentec、 J WM T J V w/ DW F C、Microtech/ T o pp an/ F o z hi x in( ? )、D N P

ii N vi d ia：

• l Bu il d - up ：Ibi d en、Unimicron( ?

• l Metalli z

• ation：Innol u x 、D N

• P

• l T

• GV：Innol u x 、D N

P

• 。
• )