命名與定位
目前業界對 CoWoP 縮寫展開方式尚不一致：JPM（2026-07-21）記錄為 chip-on-wafer-on-platform；技術_mSAP 頁彙整的 GF／臻鼎報告則稱 Chip on Wafer on PCB。兩者指涉同一技術方向（晶片／中介層直接掛載到 PCB 級載板），差異僅在展開全稱的用字，非技術路線分歧。
定義
CoWoP 是 NVIDIA 意圖採用的下一代封裝技術，核心概念是取消傳統 ABF 載板，把搭載 GPU 與 HBM 的中介層（interposer）直接掛載於「基板等級印刷電路板」（substrate-like PCB, SLP）上。減少中間層基板數量可簡化結構、縮短訊號路徑、提升散熱設計彈性並降低成本。JPM（2026-07-21，SBR Technology 西尾俊彥研討會）指出，NVIDIA 藉此技術意圖降低對日系基板廠的依賴，轉用台灣與中國的 PCB 供應鏈。
與既有封裝路線的差異
| 技術 | 載體 | 是否用 ABF 基板 | 現況 |
|---|---|---|---|
| 技術_CoWoS | 圓形晶圓 + Silicon interposer/RDL | 是（interposer 下方仍接 ABF substrate） | 已放量 |
| 技術_CoPoS | 310×310mm 方形 panel（趨向玻璃） | 是（oS＝玻璃芯基板夾兩層 ABF 增層） | 研發／量產前 |
| CoWoP | Interposer 直接掛載於 SLP（基板等級 PCB） | 否，取消傳統 ABF 基板 | NVIDIA 意向階段，可行性有分歧意見 |
技術原理 / 結構
- 搭載 GPU 與 HBM 的 interposer 不再透過 ABF 載板中轉，改直接貼裝在 SLP（substrate-like PCB）上。
- 減少中間基板層數 → 縮短訊號傳輸路徑、降低寄生損耗。
- 散熱路徑因結構簡化而有更大設計彈性；成本結構也因省去 ABF 載板而可能下降。
- NVIDIA 現行 HGX 產品採 SXM 模組，屬「雙層 PCB」結構（一片 PCB 疊裝在另一片 PCB 上）；JPM 指出 NVIDIA 可能希望消除這種雙層結構中的中介 PCB，是 CoWoP 概念的延伸應用場景之一。
flowchart LR
subgraph 現行["現行 CoWoS 路線"]
A1[GPU + HBM] --> B1[Silicon Interposer]
B1 --> C1[ABF 載板]
C1 --> D1[系統 PCB]
end
subgraph CoWoP["CoWoP 路線（NVIDIA 意向）"]
A2[GPU + HBM] --> B2[Interposer]
B2 --> C2["SLP<br/>基板等級 PCB<br/>取代 ABF 載板"]
end
圖說：CoWoP 相較 CoWoS 路線省去獨立 ABF 載板層，interposer 直接掛載到基板等級 PCB（SLP）。無來源圖片，以 Mermaid 示意。
關鍵參數 / 判斷指標
| 指標 | 意義 | 觀察重點 |
|---|---|---|
| SLP 線寬（trace width） | 量產可行性門檻 | 需微縮至 10μm 以下（現行 PCB 技術約 15-20μm），JPM 認為是最大技術瓶頸 |
| PCB 加工精度 / 良率 | 高精度 PCB 製程能力 | 現行 PCB 產業精度／良率是否能支撐晶片級互連 |
| Flip-chip 貼裝能力 | 晶片直接貼裝 PCB 的可靠度 | 覆晶接合在 PCB 級載體上的可靠度驗證 |
| 晶片端佈線規則 / bump pitch | 需配合 SLP 重新設計 | 與現行 CoWoS 晶片規格難以標準化共用 |
| Feynman 世代資源排擠 | NVIDIA 研發資源分配 | JPM 認為 NVIDIA 優先支援 Feynman 世代，同時開發 CoWoP 的餘力有限 |
技術瓶頸 / 風險
JPM（2026-07-21）對 CoWoP 可行性持保留態度
SBR Technology 西尾俊彥在 JPM 研討會中明確表示對 CoWoP 可行性有疑慮：(1) 量產需要 SLP 線寬微縮至 10μm 以下，現行僅 15-20μm，差距大；(2) 其餘挑戰包含 PCB 加工精度、良率與覆晶貼裝；(3) 因應 CoWoP 需改變晶片端佈線規則與 bump pitch，導致與現行 CoWoS 晶片難以標準化共用；(4) NVIDIA 優先資源投入 Feynman 世代支援，同時開發 CoWoP 作為獨立技術的餘力有限。此與 技術_Feynman 頁既有 label_dic 定義（Feynman 世代以 CoPoS 為首發載體、非 CoWoP）方向一致——即市場主流預期仍是 CoPoS 承接 Feynman 世代的先進封裝需求，CoWoP 較偏向 NVIDIA 平行探索、可行性未定的技術路線。
這與 vault 內既有 PCB／設備廠報告（GF 臻鼎、Morgan Stanley AT&S 等）把 CoWoP 列為「取消基板的替代技術」「持續存在良率問題」的既有謹慎措辭方向一致（見下方來源），屬互相印證的保守觀點，非新增衝突。
- 供應鏈轉移爭議：若 NVIDIA 真的把載板需求轉向台灣／中國 PCB 供應鏈，將排擠日系 ABF 載板廠（Ibiden、Shinko 等）的 GPU 載板營收貢獻；但目前僅屬 NVIDIA 意向陳述，未見具體訂單或時程揭露。
- 規格未定：多份既有券商報告（Nomura、GF）在 CoWoP 板材／結構欄位仍標示問號（如「HDI/mSAP? Structure」「M8? M9Q?」「ZDT, Unimicron? Others?」），顯示現階段供應鏈規格與供應商歸屬均未明朗，屬於高度不確定的早期題材。
應用場景
- NVIDIA 下世代 AI GPU／加速器封裝（意向階段，非目前量產產品）
- 800G／1.6T 光模組與未來 CPO switch 用高階 PCB（mSAP 製程延伸應用，與 CoWoP 共用材料／製程升級方向）
- NVIDIA 正交背板（M10）等高階系統 PCB 材料需求（Q-Glass 二代等）
相關廠商
| 環節 | 廠商 | 角色 |
|---|---|---|
| PCB／mSAP 製程 | 4958_臻鼎科技（市） | Apple SLP／mSAP 經驗延伸至 CoWoP PCB；AI compute tray PCB 約 20% 市占（Citi） |
| ABF 載板（現行角色，CoWoP 若成立將被取代） | 3037_欣興（市）、4062.JP(ibiden) | CoWoP 路線若落地，屬潛在替代對象，非受惠對象 |
| 多尺寸搬運設備 | 2464_盟立（市） | OHT／Stocker／Panel Handling 支援 CoWoS／CoPoS／CoWoP 多線並進 |
| 高階材料（Q-Glass 二代） | 5475_德宏（櫃） | NVIDIA 正交背板 M10、CoWoP 等高階應用潛在材料供應商 |
| 平台推動方 | NVIDIA | CoWoP 意向提出方，尚未有具體量產時程揭露 |
觀察重點
- NVIDIA 是否釋出具體 CoWoP 量產時程或客戶／供應商指定名單（現行多份報告仍為問號 / TBD）
- SLP 線寬能否從現行 15-20μm 微縮至 10μm 以下量產門檻
- 日系 ABF 載板廠（Ibiden、Shinko）是否因 CoWoP 而流失 NVIDIA GPU 載板訂單
- CoWoP 與 Feynman 世代資源排擠：NVIDIA 是否有餘力同時發展 CoPoS（Feynman 主要載體）與 CoWoP
- 台灣 PCB／mSAP 供應鏈（臻鼎、欣興等）是否受惠 NVIDIA「轉向台灣/中國 PCB 供應鏈」的意向
相關技術
- 技術_CoWoS（現行主流路線，CoWoP 為潛在替代方向）
- 技術_CoPoS（Feynman 世代主要載體，與 CoWoP 為平行技術路線）
- 技術_ABF載板（CoWoP 意圖取消的既有載板層）
- 技術_mSAP（CoWoP／CPO switch 共用的高階 PCB 製程升級方向）
供應鏈
→ 尚無獨立供應鏈頁；現階段供應商歸屬多份報告仍標示問號，待規格明朗後視需要建立 供應鏈_CoWoP。
來源
- 報告_JPM_FCBGA_ABF基板研討會_20260721，J.P. Morgan，2026-07-21（SBR Technology 西尾俊彥研討會：CoWoP 定義、SLP 線寬門檻、日系基板廠依賴降低、Feynman 資源排擠、可行性疑慮）
- 技術_mSAP（既有彙整：GF／臻鼎報告 CoWoP＝Chip on Wafer on PCB 定義、mSAP 製程延伸）
- 4958_臻鼎科技（市）（AI compute tray PCB 市占、CoWoP 客戶關係）
- 報告_福邦_PCB產業2026H2_202607（NVIDIA M10 正交背板、CoWoP 高階材料潛在需求量）