子類拆頁
MEMS 探針卡 / Vertical Probe Card 已拆出獨立技術頁：技術_MEMS探針卡（涵蓋 MW90 / MW120 / MW130 系列、全球三強競爭格局、2026 跨國訴訟）。本頁聚焦廣義測試介面（Probe PCB / Load Board / IC 測試板等）。
測試層級：CP/FT vs SLT
本頁與 技術_MEMS探針卡 屬 CP（晶圓針測）/ FT（最終測試）的接觸介面層。SLT（系統級測試） 是封裝後、接近真實系統運作環境的測試層級，與 vector-based 的 CP/FT 本質不同，已另拆 技術_SLT（2360_致茂（市） 為 best-in-class、NVDA 獨家）。AI/HPC 高功率大封裝下，測試項目持續由 FT「右移」至 SLT。
技術_探針卡與測試介面
定義
探針卡與測試介面是半導體製造後段測試的關鍵連接層，負責把測試機台的訊號可靠地傳到晶圓或封裝後 IC。晶圓測試階段常用探針卡與 Probe PCB；封裝後測試則會用到 IC 測試板、Load Board 與相關 socket / adapter。對 AI / HPC 晶片而言，I/O 數量、電源完整性、訊號完整性與高頻特性同步提高，使高層數、高密度測試介面的設計與量產能力變成瓶頸。
圖解
圖說：華南投顧引用精測資料，指出 HPC 市場與 TPU 成長推動高階測試介面需求；AI 層數需求較高，探針卡與 Probe PCB 的製造門檻跟著上升。來源：報告_華南投顧_精測6510_20260430
flowchart LR
A[AI / HPC 晶片] --> B[晶圓測試]
B --> C[探針卡 / Probe PCB]
C --> D[測試機訊號與電源介面]
A --> E[封裝後 IC 測試]
E --> F[IC 測試板 / Load Board]
F --> D
C --> G[良率篩選與電性驗證]
F --> G
技術原理
測試介面的核心任務是把測試機台的電性刺激與量測結果穩定傳遞到晶片端，並在高腳數、高頻、高電流條件下維持訊號完整性。探針卡透過探針接觸晶圓 pad 或 bump，Probe PCB 承接訊號路由與層間連接；Load Board 則在封裝測試階段承接測試機與待測 IC 之間的訊號轉接。
AI / HPC 晶片的測試難度提升，主要來自更高 I/O 數、更複雜電源網路、更高頻寬與更嚴格的量測精度。這會推高 Probe PCB 層數、材料規格、製程精度與設計驗證需求。
使用者 2026-05-30 memo 補充了另一個投資角度：AI 加速器進入高價 HBM + 先進封裝後，FT 端每篩掉一顆不良品所避免的損失遠高於傳統單 die CP 篩選；同時高速 SerDes、DDR/HBM training、電源 / 熱管理與 Burn-in 時間拉長，使封裝後測試 socket、load board、Burn-in board、handler 與 SLT 介面需求同步放大。CPO 進一步把測試從純電性延伸到 optical coupling、laser alignment、optical loss、BER 與 thermal drift 等封裝後光電同測。
關鍵參數 / 判斷指標
| 指標 | 意義 | 觀察重點 |
|---|---|---|
| 探針卡 / Probe PCB 層數 | 反映訊號路由密度與製造難度 | AI / HPC 高層數需求是否放大 |
| FT socket / Load Board 複雜度 | 封裝後高速 / 高功率測試介面難度 | 224G / 448G SerDes、HBM training、高電流與多溫測試 |
| Burn-in board 用量 | 高可靠度產品長時間 stress 所需載板 | AI / 車用導入率、24-48 小時以上 Burn-in 條件 |
| 光電同測能力 | CPO / SiPh 封裝後測試要求 | Optical loss、BER、thermal drift、laser alignment |
| HPC 營收占比 | 高階測試介面需求強度 | 6510_精測（櫃） 1Q26 HPC 占 45.1% |
| 毛利率 | 高階產品 mix 與擴產成本平衡 | 新產品初期毛利率可能低於公司平均 |
| 產能利用與擴產節點 | 供需緊張程度 | 2026-08 擴產一倍、2027H1 第二波擴產 |
技術瓶頸 / 風險
- 高層數製造與良率：層數越高，路由密度、阻抗控制、孔位精度與材料穩定性要求越高。
- 新產品毛利率：券商報告指出新產品毛利率可能低於公司平均，擴產初期也會受到薪資與原物料成本影響。
- 客戶與平台節奏：TPU、AI ASIC、CPO 等新平台若發包或量產時程延後，測試介面需求會跟著遞延。
- 測試方案前瞻性：CPO / SiPh 等光電整合架構導入後，測試內容可能從傳統電性測試延伸到光電協同驗證。
- MEMS 子類專利訴訟：MEMS 探針卡跨國訴訟細節（Technoprobe vs 旺矽、MW90/120/130 系列、台美反訴）詳見 技術_MEMS探針卡。
關鍵廠商
| 環節 | 廠商 | 角色 |
|---|---|---|
| 探針卡 / Probe PCB / Load Board | 6510_精測（櫃） | 晶圓測試卡、IC 測試板、技術服務與 TF-MLO |
| MEMS 探針卡 | 6223_旺矽（櫃）、TPRO.MI(technoprobe)、FORM.US(formfactor) | 子類詳見 技術_MEMS探針卡 |
| 植針自動化設備 / 維修 / 材料包 | 7828_創新服務（櫃） | Technoprobe / TPI 擴產帶動植針機需求；也提供植針代工與材料包 |
| 光電 / CPO 前瞻測試 | 6510_精測（櫃）、6223_旺矽（櫃） | 研究 CPO / SiPh 等前瞻測試方案，與 技術_SiPh 應用相關 |
| 系統級測試（SLT，封裝後） | 2360_致茂（市） | NVDA 獨家、AMD/Google 導入；詳見 技術_SLT |
技術演進時程
| 時間 | 事件 | 意義 | 來源 |
|---|---|---|---|
| 2001 | 中華電信研究所高速 PCB 團隊開始研發測試載板與探針卡載板 | 精測技術起點 | 報告_華南投顧_精測6510_20260430 |
| 2026Q1 | 精測 HPC 應用營收占比 45.1% | AI / HPC 成為測試介面最大需求來源 | 報告_華南投顧_精測6510_20260430 |
| 2026 | 創新服務雙臂植針機訂單 30 台以上 | Technoprobe / TPI 擴產推升植針自動化設備需求 | 活動_創新服務_私訪_20260424 |
| 2026-08 | 精測預計產能擴充一倍 | 回應 AI 訂單供不應求 | 報告_華南投顧_精測6510_20260430 |
| 2027H1 | 精測規劃第二波擴產 | 延續高階測試介面需求 | 報告_華南投顧_精測6510_20260430 |
應用場景
- AI / HPC 晶片晶圓測試與封裝測試
- AP、RF、車用等多類晶片測試
- TPU / AI ASIC 高層數探針卡與測試載板
- CPO / SiPh 前瞻測試方案
相關技術
- 技術_MEMS探針卡：子類，涵蓋 MEMS / Vertical Probe Card 製造端三強競爭與訴訟
- 技術_SLT：封裝後系統級測試層，與 CP/FT 介面互補（致茂為主）
- 技術_SiPh：CPO 與矽光子應用需要新的光電測試方案
- 技術_CCL材料：高頻低損耗板材會影響高速測試介面的訊號完整性
供應鏈
- 主要公司：6510_精測（櫃）、6223_旺矽（櫃）
- 植針自動化：7828_創新服務（櫃）
- MEMS 子類海外競對：詳見 技術_MEMS探針卡
- 所屬環節：#環節/檢測
來源
- 報告_華南投顧_精測6510_20260430
- 活動_創新服務_私訪_20260424
- 報告_MS_MPI6223_20260508
- memo_AI加速器_FT_Burnin_CPO測試_20260530