技術_探針卡與測試介面

定義

探針卡與測試介面是半導體製造後段測試的關鍵連接層，負責把測試機台的訊號可靠地傳到晶圓或封裝後 IC。晶圓測試階段常用探針卡與 Probe PCB；封裝後測試則會用到 IC 測試板、Load Board 與相關 socket / adapter。對 AI / HPC 晶片而言，I/O 數量、電源完整性、訊號完整性與高頻特性同步提高，使高層數、高密度測試介面的設計與量產能力變成瓶頸。

圖解

圖說：華南投顧引用精測資料，指出 HPC 市場與 TPU 成長推動高階測試介面需求；AI 層數需求較高，探針卡與 Probe PCB 的製造門檻跟著上升。來源：報告_華南投顧_精測6510_20260430

flowchart LR
    A[AI / HPC 晶片] --> B[晶圓測試]
    B --> C[探針卡 / Probe PCB]
    C --> D[測試機訊號與電源介面]
    A --> E[封裝後 IC 測試]
    E --> F[IC 測試板 / Load Board]
    F --> D
    C --> G[良率篩選與電性驗證]
    F --> G

技術原理

測試介面的核心任務是把測試機台的電性刺激與量測結果穩定傳遞到晶片端，並在高腳數、高頻、高電流條件下維持訊號完整性。探針卡透過探針接觸晶圓 pad 或 bump，Probe PCB 承接訊號路由與層間連接；Load Board 則在封裝測試階段承接測試機與待測 IC 之間的訊號轉接。

AI / HPC 晶片的測試難度提升，主要來自更高 I/O 數、更複雜電源網路、更高頻寬與更嚴格的量測精度。這會推高 Probe PCB 層數、材料規格、製程精度與設計驗證需求。

使用者 2026-05-30 memo 補充了另一個投資角度：AI 加速器進入高價 HBM + 先進封裝後，FT 端每篩掉一顆不良品所避免的損失遠高於傳統單 die CP 篩選；同時高速 SerDes、DDR/HBM training、電源 / 熱管理與 Burn-in 時間拉長，使封裝後測試 socket、load board、Burn-in board、handler 與 SLT 介面需求同步放大。CPO 進一步把測試從純電性延伸到 optical coupling、laser alignment、optical loss、BER 與 thermal drift 等封裝後光電同測。

關鍵參數 / 判斷指標

技術瓶頸 / 風險

• 高層數製造與良率：層數越高，路由密度、阻抗控制、孔位精度與材料穩定性要求越高。
• 新產品毛利率：券商報告指出新產品毛利率可能低於公司平均，擴產初期也會受到薪資與原物料成本影響。
• 客戶與平台節奏：TPU、AI ASIC、CPO 等新平台若發包或量產時程延後，測試介面需求會跟著遞延。
• 測試方案前瞻性：CPO / SiPh 等光電整合架構導入後，測試內容可能從傳統電性測試延伸到光電協同驗證。
• MEMS 子類專利訴訟：MEMS 探針卡跨國訴訟細節（Technoprobe vs 旺矽、MW90/120/130 系列、台美反訴）詳見 技術_MEMS探針卡。

關鍵廠商

測試介面市場規模與結構（野村 2026-07-24）

測試介面（test connectivity / test consumables）指介於測試機與 DUT 之間、負責電性連接與訊號傳遞的元件，三大類為探針卡、測試座（socket）、裝置介面板（DIB）。

Yole 對 2025-30E 各類 CAGR 排序：探針卡 8.7% > 測試座 7.0% > Burn-in 測試座 5.3% > 測試介面板 4.9%——探針卡成長最快，對應「測試左移（shifting left）」把資源押回晶圓針測。高階效能封裝的測試成本（設備＋耗材）約占目前總測試成本的 10-15%。

圖說：全球探針卡營收 2019–2030 堆疊柱圖（USDmn，縱軸 0–5,000），2019 約 1,500 逐年成長至 2030 約 4,500；每根柱由下往上分 epoxy/cantilever、vertical probe card、MEMS probe card（占最大部分）與其他先進探針卡。來源：報告_野村_半導體測試產業_20260724（TechInsights 資料）

探針卡結構與價值分配

探針卡是設計對單一晶片的客製品：晶片 tape-out 前 1-2 季就要接洽探針卡廠，tape-out 後 3-4 個月出工程樣品；測試硬體整體約在晶片量產前 12 個月開始出貨（測試介面出貨落在量產前後 -12m 至 +12m 區間）。這使測試介面廠的營收領先晶片量產，成為 AI 專案的前瞻指標。

全球競爭格局

前五大合計約占 73%（2025）。台廠在非記憶體市場切入：6515_穎崴（市） 非記憶體探針卡排名由 2021 第 19 名跳到 2025 第 5 名（主要靠遊戲繪圖晶片需求）；6510_精測（櫃） 則以高階客製板卡與 turn-key 為主軸。

台廠測試介面四強比較（2025 實績）

四家分工：旺矽以自製探針與基板、廣客戶基礎切入美系 ASIC；穎崴 socket 綁美系 GPU 大廠、探針卡錨定 NVIDIA；精測強在高階客製板卡與自有製造深度；雍智為 fabless 模式（板卡外包製造），強項是研發資源整合。四家皆為 design-to-order，量產前的拉貨（pull-in）是主要營收動能。

產業整併與交叉投資（野村整理）

野村解讀：ATE 廠持續剝離周邊硬體、專注系統架構與軟體；介面廠專注微機械與冶金創新，形成「超專業化＋交叉投資」的共同工程（co-engineering）格局。FormFactor 的 TRITON test cell 即由 FormFactor（介面 / prober）、Advantest（ATE）、東京威力科創（prober）共同開發，用於單面晶圓測試（對應 CPO Insertion 1）。測試介面硬體已從耗材升級為需要被擁有或綁定的策略層。

技術演進時程

應用場景

• AI / HPC 晶片晶圓測試與封裝測試
• AP、RF、車用等多類晶片測試
• TPU / AI ASIC 高層數探針卡與測試載板
• CPO / SiPh 前瞻測試方案

相關技術

• 技術_MEMS探針卡：子類，涵蓋 MEMS / Vertical Probe Card 製造端三強競爭與訴訟
• 技術_SLT：封裝後系統級測試層，與 CP/FT 介面互補（致茂為主）
• 技術_SiPh：CPO 與矽光子應用需要新的光電測試方案
• 技術_CCL材料：高頻低損耗板材會影響高速測試介面的訊號完整性

供應鏈

• 主要公司：6510_精測（櫃）、6223_旺矽（櫃）
• 植針自動化：7828_創新服務（櫃）
• MEMS 子類海外競對：詳見 技術_MEMS探針卡
• 所屬環節：#環節/檢測

來源

• 報告_野村_半導體測試產業_20260724 — 測試介面市場規模與 CAGR、探針卡結構與價值分配、全球市占、台廠四強比較、產業整併與交叉投資
• 報告_華南投顧_精測6510_20260430
• 活動_創新服務_私訪_20260424
• 報告_MS_MPI6223_20260508
• memo_AI加速器_FT_Burnin_CPO測試_20260530

相關頁面

• 供應鏈_半導體測試硬體
• 技術_半導體晶片測試流程
• 技術_Handler
• 技術_ATC
• 分析_AI加速器測試右移_FT_Burnin_CPO_20260530
• 分析_今日報告_20260525
• 技術_FT_SLT_Burn-in
• 技術_Pogo_Pin