定義
Handler（半導體測試分選機）是封裝後測試中的自動化設備，負責把 DUT（device under test，待測晶片）從 tray / magazine / carrier 中取出，送到 socket / load board / SLT board 上完成對位、壓接、測試、分 bin 與下料。
在 AI/HPC 語境下，Handler 不是單純搬運設備，而是高功率、大尺寸封裝測試的核心瓶頸之一。AI GPU / ASIC 封裝變大、重量提高、pin count 增加、測試時間拉長，使 handler 的接觸力控制、平整度、site 數、UPH 與可靠度要求同步上升。
圖解
flowchart LR
Tray[Input tray / carrier] --> Pick[Handler pick & place]
Pick --> Align[Vision alignment<br/>position / coplanarity]
Align --> Socket[Test socket / contactor]
Socket --> Board[Load board / SLT board]
Board --> Tester[ATE / SLT system]
Socket --> ATC[ATC thermal head<br/>temperature control]
Tester --> Result[Test result / binning]
Result --> Sort[Output tray<br/>pass / fail / speed bin]
圖說：Handler 位於 DUT 與測試系統之間，決定測試能否穩定接觸、快速換件並正確分 bin；ATC 通常與 Handler / socket 結構整合，負責測試溫度控制。
技術原理
Handler 的核心是「精準、自動、可重複」地讓封裝後 IC 進出測試界面。對高階 AI 晶片而言，難度集中在：
- 大尺寸封裝對位：CoWoS / 2.5D / HBM package 面積大，接觸界面更容易受翹曲與平整度影響。
- 高接觸力：高 pin count / 高電流測試需要更高接觸力，但過大壓力可能傷害封裝或 socket。
- 高 site 數：為抵消 test time 拉長，handler 需支援更多 parallel sites，但機構與熱控複雜度提高。
- 熱控整合：高功耗 DUT 需搭配 技術_ATC，避免測試時因溫度漂移造成 false fail 或 binning 誤差。
- 良率與防呆：高價 AI package 不容許刮傷、掉件、錯 bin 或接觸不良重測。
關鍵參數 / 判斷指標
| 指標 | 意義 | 觀察重點 |
|---|---|---|
| Site count | 同時測試顆數 | 高 site 數提高 throughput，但也提高 handler / board / ATC 複雜度 |
| UPH | 單位時間處理量 | 受取放、對位、壓接、測試時間與下料速度影響 |
| Contact force | socket 接觸穩定性 | 高 pin count / 高電流 DUT 需要更高且均勻的壓力 |
| Coplanarity / leveling | 接觸平整度 | 大尺寸封裝與翹曲會放大接觸不良 |
| Temperature integration | 熱控整合程度 | 是否支援高功耗 技術_ATC 與多溫測試 |
| Changeover time | 換線時間 | 多客戶 / 多封裝規格會影響稼動率 |
受惠環節 / 台股映射
| 環節 | 受惠強度 | 理由 | 相關公司 / 頁面 |
|---|---|---|---|
| FT Handler | 高 | AI GPU / ASIC 封裝後 FT 測試需求與 ASP 同步提升 | 7769_鴻勁精密（市） |
| SLT Handler | 高 | 系統級測試右移、test time 拉長，推升高階 handler 需求 | 7769_鴻勁精密（市）、技術_SLT |
| 測試代工 | 中高 | Handler capex 最終落在測試廠與 OSAT | 2449_京元電（市） |
| 測試介面 / socket | 中高 | Handler 壓接品質與 socket / load board 壽命連動 | 技術_探針卡與測試介面 |
| ATC 熱控 | 中高 | 高功耗測試需與 handler 機構整合 | 技術_ATC、2360_致茂（市） |
投資觀察
- Handler 是 AI 測試右移的設備槓桿：Burn-in 後重測、FT insertion 增加、SLT 採用率提高，都會推升 handler loading。
- ASP 升級比單純台數更重要：多 site、主動熱控、AOI、warpage / leveling detection 會提高單台設備價值。
- 高階客戶認證形成門檻：AI/HPC 測試設備通常需與特定 GPU / ASIC 客戶、測試廠與 ATE 系統共同驗證。
- 平台切換帶來改機需求：NVIDIA / AMD / CSP ASIC 每代封裝尺寸、功耗與 test flow 改變，會帶動治具與 handler 規格更新。
技術瓶頸 / 風險
- test time 拉長壓低 throughput：若 site 數與 UPH 無法補回，會形成測試瓶頸。
- 接觸不良與 false fail：大封裝翹曲、socket 磨耗、壓力不均會造成誤判或重測。
- 客戶集中：高階 AI handler 需求常集中於少數 GPU / ASIC 平台。
- 規格變動：封裝、lid、冷卻方式或 ATC 接觸面改變，可能導致設備重設計。
相關技術
來源
- 7769_鴻勁精密（市） — FT Handler、SLT Handler、ATC 與 AI/HPC 測試設備定位。
- 技術_FT_SLT_Burn-in — CP / FT / Burn-in / SLT 測試流程。
- 技術_SLT — 高功率 SLT 對 handler、contact leveling、warpage detection 與熱控需求。
- Automatic test equipment / handler 說明，2026-07 查閱：https://en.wikipedia.org/wiki/Automatic_test_equipment