APC_CPO矽光子測試程序解讀_20261009

結論

APC v1.0 是 CPO 測試第一份產業共同「流程骨架」（4 個 ATE insertion × 4 種訊號方向 × 4 個成熟階段），沒有數值 pass/fail 規格，短期不改變任何公司出貨；旺矽以工作組主席身分站在標準制定位置、附錄覆蓋晶圓到 die 全段，屬質性加分而非訂單；HVM 線上只留 DC 類參數、測試時間由對位決定。正式 PDF 報告：CPO矽光子測試程序解讀_20261009.pdf（2026-10-21 初版 27 頁；2026-10-22 依原文全文 2858 行逐段重讀修訂為 40 頁，補齊 12 張 Summary Comparison 中文全表、各程序機台儀器總表、原文瑕疵逐條查證）。

投資重點 memo

• 旺矽 6223：規則制定者＋附錄唯一同時列名晶圓／bar／die 探針台（電、光、環境）與 DC／RF 探針的廠商；仍待 Insertion 2 客戶認證與訂單驗證（thesis，信心中）。
• Advantest／Teradyne：附錄 ATE Docking Stations 僅列兩家；Teradyne 另經 Quantifi 覆蓋光學儀器（thesis，信心中）。
• 探針台形態升級：bar／die 級量產為「探針台＋MHU＋ATE 對接」，單站設備價值提高；漢測 7856（ficonTEC 夥伴）間接相關（thesis，信心中）。
• bar 級：邊緣耦合／雷射 bar 的 L-I、閾值、burn-in 篩選，與惠特 6706 元件級 LIV 經驗相近，但 APC 名單未列，連結屬推論（信心低）。
• 口徑風險：APC #2 未寫雙面探測、#4 為封裝 E-PIC（近野村 3.5），引用券商「Insertion X」數字前必須對齊口徑。
• 不做個股排序；詳表見下方「投資意涵」。

Insight

• 非顯而易見結論：HVM 線上光學測試本質是「對準後讀功率」——高速（TDECQ、頻寬）、全光譜（WDL、PDL、L-I、SMSR）、環境全部退到抽樣，所以設備競爭重點是對位速度與多通道並測，而不是量測項目多寡；另外「同一顆 die 跨站 Δ 追溯」讓測試資料系統成為流程本體。
• 反證條件：foundry 不採 APC 框架；MPI 角色淡出；光柵耦合＋晶圓級篩選大幅取代 bar／die 級；被動對位或並測讓對位不再是瓶頸（詳見「驗證清單與反證條件」）。

一段話總結

這是產業聯盟 APC 的 Test & Measurement 工作組出的第一版「矽光子 CPO 建議測試程序」，主席是 旺矽 MPI 的 Lawrence van der Vegt，共同主席是 Quantifi Photonics（Teradyne 旗下）的 Kees Propstra；編輯群另有 Advantest、EXFO、ficonTEC、HPE、Santec、Viavi。文件不給數值規格（沒有 pass/fail 門檻），而是給一套測試流程的「骨架」：把 E-PIC 拆成 4 個 ATE insertion（晶圓 → 晶圓 → bar／die → 封裝），每個 insertion 再依訊號方向（E-E、O-O、O-E、E-O）與成熟階段（R&D、Validation、LVM、HVM）各寫一套程序，規定「該用哪一級探針系統、量哪些參數、抽多少樣、環境溫度怎麼做、資料怎麼追溯」。附錄列出每類測試硬體的參考供應商。對產業的意涵是：CPO 測試開始有共同語言，測試流程從各家客製往標準化走；對台廠而言，旺矽同時是規則制定者（工作組主席）與附錄中涵蓋面最廣的探針系統供應商（晶圓／bar／die 探針台、DC 探針、RF 探針都列名），但這是標準參與與產品類別描述，不等於訂單。

文件骨架：矩陣怎麼組成

Table 1：測試程序矩陣（原文照錄重組）

• 四個維度：
• Insertion #1–#4：#1 晶圓級（EIC、PIC 各自測）→ #2 晶圓級 E-PIC（中間隔一道後段製程，切割前最後一道晶圓關卡）→ #3 bar 或 die（切割後、封裝前）→ #4 封裝件（出貨前最後一關）。
• 元件類型：EIC（純電 IC）、PIC（純光 IC）、E-PIC（光電整合，#2 起都是 E-PIC）。
• 訊號方向：E-E（電進電出，只用在 EIC）、O-O（光進光出，被動波導／調變器／SOA／開關）、O-E（光進電出，接收端 PD 或 PD＋TIA）、E-O（電進光出，發射端雷射＋調變器或直調雷射）。
• 成熟階段：R&D → Validation → LVM（低量產）→ HVM（高量產）。#4 封裝級只有 Validation／LVM／HVM 三段（沒有 R&D）。
• 實際章節組合：#1 有 2 套（EIC E-E、PIC O-O）；#2 晶圓、#3 bar、#3 die 各 3 套（O-O、O-E、E-O）；#4 封裝 1 套（E-PIC 整體）。每套 4 個階段＋Summary Comparison。
• Granulate vs Coarse：原文未下定義。依各節內容讀，Granulate 指「逐項、細顆粒」量測（全波長掃描、偏壓掃描、corner 矩陣、逐參數建分布）；Coarse 指只留少數 CTQ（critical-to-quality）參數、單一條件、go/no-go 判定。表格的意思是：R&D 到 LVM 都還在逐項測，只有 HVM 收斂到粗篩。（本段為解讀，待核對 APC 後續版本定義）
• 未來版本：文件明說後續版本會補 Physical、Functional、Conditional 三類參數群與 Finished Product（成品），並依 APC 其他工作組正在建立的 CPO 參考設計展開。

四個階段的共通範本（每一節都套用）

逐章解讀

前言：編輯群與工作組

• Contributing Editors：APC（Melissa Kallos，工作組協調兼編輯）、Advantest（2 名）、Exfo、Ficontec、HPE、MPI Corporation（Lawrence van der Vegt，編輯兼 Test and Measurement 主席）、Quantifi Photonics（a Teradyne Company，Kees Propstra，編輯兼共同主席）、Santec（2 名）、Viavi；另致謝前任共同主席 Raphel Dube Demers。
• Test & Measurement 工作組成員（原文表列 64 家）：涵蓋晶圓廠與 IDM（GlobalFoundries、Intel、IBM）、雲端與系統商（Microsoft、HPE、Ciena）、矽光子新創（Ayar Labs、Lightmatter、Xscape Photonics、OpenLight、Lightium）、測試與量測（Advantest、Teradyne、Keysight、EXFO、VIAVI、Santec、Quantifi、MPI、ficonTEC、NEXUSTEST）、光纖連接與被動元件（Fujikura、Furukawa、SENKO、TE Connectivity、Amphenol／CommScope、Panduit、Go!Foton、PHIX、Focuslight）、材料（Resonac、Dexerials、TOK、Qnity）、EDA（Synopsys、Siemens EDA、Ansys、Luceda、Flexcompute）等。
• 名單上沒有 NVIDIA、TSMC、Broadcom、Marvell、FormFactor、TEL、致茂——APC 是開放產業聯盟，不等於 NVIDIA／台積電 COUPE 實際量產流程的代表。

1. Introduction（前言與總則）

• 測什麼：定義整份文件的範圍——E-PIC 四種方向 × insertion × 形態 × 成熟階段，並給出 Table 1。
• 不規定單一機台配置：探針與儀器配置取決於元件架構（MZM、環形調變器、EAM、SOA、光開關陣列）、光 I/O 介面（光柵耦合或邊緣耦合）、通道數與 pitch、電介面（DC、RF、mmW、混合訊號），所以本文件只定義每一站需要的「光探測、電探測、儀器的等級」；元件別的詳細配置與 pass/fail 準則留待後續版本。
• 三條貫穿規則：
• IP 保護：PDK 與受測元件的設計、製程、效能資訊不得外洩，包括與外部夥伴、外包商、測試設備商分享的資料。
• 軟體與資料處理受控：測試程式執行、即時擷取、後處理（曲線擬合、delta／相關性計算、SPC/Cpk）、資料庫儲存都算程序的一部分；嚴謹度從 R&D 的探索分析，升到 HVM 的即時 SPC 與自動分 bin。
• ECO 鏈追溯：每筆測試紀錄連到當時的測試程式、治具與製程 ECO 版本，任何改變可往前追影響、任何效能飄移可往回追原因。

2.1 Insertion #1 晶圓級 — EIC 電到電（E-E）

• 測什麼：純電 IC 的電性與環境特性，屬成熟的數位／類比／混合訊號 IC 測試。
• 探針系統：帶 DC 與 RF 定位器的探針台、SMU 類 DC 電源、RF 訊號產生器；熱夾頭（thermal chuck）或外接溫箱。圖中輸出端為 DC Meter、RF Analyzer。
• R&D 參數：所有電源與 I/O 腳全 I-V 掃描；Vdd 工作範圍、Idd（active／standby／sleep）對電壓與溫度；漏電流 Ileak；VIH/VIL/VOH/VOL；低／標稱／最高時脈功能測試、setup/hold 與傳遞延遲時序餘裕；上升下降時間、驅動強度、slew rate；PSRR 與電源雜訊敏感度；ESD（JS-001 HBM、JS-002 CDM，破壞性、抽部分樣品）；latch-up（JESD78）；類比區塊（bandgap、PLL 鎖定範圍／抖動、ADC/DAC 線性度）。
• R&D 環境：−40°C 到 +125°C，10°C 或關鍵區 5°C 一階；極值長時間停留；抽樣熱循環 10–20 次。
• Validation：Vdd min/typ/max × 溫度 min/typ/max 的 3×3 或 3×5 DOE；ESD、latch-up 抽樣 go/no-go；ATE 與 bench 相關性、Gauge R&R；溫度點 −40／+25／+125°C 做 pass/fail；熱循環依 JESD22-A104 抽樣 100–500 次；必要時依 JESD22-A113 做 MSL 前處理；可附帶 HTOL 前導。
• LVM：100% 只測 CTQ（Idd、Ileak、標稱條件下的 VIH/VIL/VOH/VOL、規格頻率功能測試）；只在標稱電壓溫度測；SPC（Xbar-R）盯前 5–10 個 CTQ；ESD／latch-up 不逐顆重測，只做定期稽核；目標每顆數秒。
• HVM：只剩 Idd、Ileak、單點功能 pass/fail；單一室溫標稱條件；快速分 bin（pass／fail／marginal），以 PAT（part average testing）自動標記離群；每週拉樣做相關性稽核；產線不做環境測試，改為季度可靠度抽樣（熱循環、濕度、HTOL）。
• Summary Comparison（Table 2）重點：溫箱使用頻率由「連續」→「頻繁」→「抽樣」→「罕見（季度）」；電性覆蓋由「全腳全掃」收斂到「最小 CTQ、單一條件」。

2.2 Insertion #1 晶圓級 — PIC 光到光（O-O）

• 測什麼：純光晶片在切割、封裝、任何電性或 burn-in insertion 之前的光學性能。文件定位 #1 是整條流程第一個自動化光學測試點，光 I/O 可經 trench coupler、光柵耦合器或晶圓上的 FAU 介面。
• 探針系統：一或兩個光學定位器、光源 OLS（如可調雷射）、光功率計 OPM、光譜分析儀 OSA；選配 OFDR（光頻域反射儀）與波長計（λ meter）。HVM 機台只剩 OLS＋OPM。
• R&D 參數：插入損耗 IL（光纖到光纖、各介面分段）；全波段 WDL 掃描（例：O-band 1260–1360 nm、C-band 1530–1565 nm）；偏振相關損耗 PDL；各埠回波損耗；耦合損耗與 1-dB 對位容差窗；光纖與波導模場直徑（MFD）匹配；波導傳播損耗（cutback 結構或環形共振腔 Q 值）；相鄰通道串擾；有主動元件時加測消光比、光頻寬、PAM4／眼圖線性度、切換時間；環形／MZI 熱調係數（pm/°C）；修整（trim）後共振波長對目標格點、trim 收斂與殘餘誤差；調變器 Vπ 或 VπL；SOA 增益與飽和；絕對光功率；PD 響應度與暗電流；熱調器功耗對波長偏移（實際調諧效率）。
• R&D 環境：晶圓夾頭 −40°C 到 +85°C、10–20°C 一階；濕度在晶圓級只當參考；重新下針量重複性隨溫度變化。
• 樣本：每片 5–15 個 die 位置（中心、邊緣、已知製程梯度處），1–2 片晶圓；每顆可花數小時。
• Validation：30–90 個 die、≥3 片／批；IL 改為標稱＋波段邊緣 3 點或 5 點，不再全掃；PDL、回損按規格；auto-align 收斂性與重複性；溫度 × 波段邊緣 corner；晶圓針測對封裝模組的相關性研究（追蹤部分 die 走完封裝）；Gauge R&R（重複下針）；晶圓圖均勻性（IL、WDL、PDL）。每片數小時到一天。
• LVM：100%（或代表性 reticle 子集）只測 CTQ：標稱波長 IL、消光比（有主動元件時）、回損 go/no-go；單點或雙點（波段邊緣）波長；PDL 與全波段 WDL 改抽樣。目標每顆秒到數分鐘；主要產能槓桿是 auto-align 速度與減少波長點數。
• HVM：單波長 IL go/no-go、消光比 pass/fail、粗略回損；即時 SPC 與晶圓圖趨勢；SPC 異常、製程材料變更、設備變更或晶圓空間異常時提高抽樣頻率；定期量測合格參考 die 以監控光學對位、波長準度、光功率校正、探針接觸穩定度、RF 路徑與 ATE 漂移；測試序列、auto-align、波長穩定時間、儀器設定與資料處理要壓低非量測時間。
• Summary Comparison（Table 3）重點：新增「對位方式」一欄——手動／半自動 → auto-align（qualified）→ auto-align（locked）→ auto-align（高速）；晶圓圖用途由完整空間映射 → 均勻性驗證 → 對基線抽查 → 只看趨勢。附註：晶圓級天生測不到濕度、熱循環等環境項目，必須在封裝後 insertion 正式補驗。

3.1 Insertion #2 晶圓級 — E-PIC 光到光（O-O）

• #2 的定義（關鍵）：在 #1 之後、中間隔一道影響光學性能的後段製程——例如波長／共振修整（以雷射或熱退火修整環形／MZI）、鈍化或包覆層沉積、RDL／bump 形成、burn-in／應力步驟——是切割前最後一道晶圓級光學關卡。三個重點：（a）同一顆 die 與 #1 數據做 delta 追蹤；（b）確認中間製程達標（例如 trim 收斂）；（c）必要時做最終波長／性能分級。光經 trench 或光柵耦合器、單通道光探頭或多通道 FAU 探頭進出；以探針施加 DC／RF 偏壓驅動主動元件。
• 探針系統（R&D）：手動探針台搭主動光纖對位（6 軸奈米定位器）＋DC/RF 探針卡或探針、兩個光學定位器、可調雷射（O/C band）、光功率計、偏振控制器、高速 BERT／PAM4 訊號源、OSA；選配 OFDR、λ meter（原文此段有修訂痕跡殘留，字句不完整）。
• R&D 參數：與 #1 逐顆比較的 delta-IL；WDL；trim 後共振波長對格點；PDL；回損；1-dB 對位容差；串擾；電光響應：Vπ、調變器頻寬（S21／E-O 響應）、消光比對偏壓、chirp、SOA 增益飽和曲線、切換時間（皆與 #1 比 delta）；PAM4 眼圖與 TDECQ；偏壓範圍內的 RIN；熱調係數與熱調器功耗；逐顆找出「退步」（製程造成劣化）與「進步」（trim 成功）的 die。
• R&D 環境：−40°C 到 +85°C；Vπ 漂移、消光比劣化、波長／熱調漂移，並與 #1 的溫度相依數據比對，抓製程造成的溫度敏感度變化。
• Validation：IL 3/5 點並設 delta-IL 上限；trim 能力 Cpk；消光比、Vπ、調變頻寬；TDECQ／眼罩單一條件；溫度 × 偏壓 × 波段邊緣 corner；把 #1 對 #2 的相關模型正式化，評估能否用 #1 當預測篩選；晶圓對封裝相關性；Gauge R&R；晶圓圖（IL、WDL、PDL、Vπ、消光比、波長）。
• LVM：CTQ 為標稱波長 IL、trim 後共振波長 go/no-go、消光比、Vπ go/no-go、回損 go/no-go；SPC 含 trim 製程 Cpk；PDL、全波段 WDL、調變頻寬改抽樣；產能槓桿是 auto-align、減少波長點、單一偏壓點。
• HVM：IL、共振波長、消光比、Vπ pass/fail、粗略回損；若最終分級在此站做，就在此做波長／性能分 bin；WDL／PDL、調變頻寬、TDECQ 只做定期抽樣。
• Summary Comparison（Table 4）重點：新增「相關性焦點」（R&D 建立 #1 vs #2 delta → Validation 正式模型 → LVM/HVM 定期檢查）與「探針存取」（光、DC、RF 三者，從手動／半自動到高速 auto-align）。附註：中間製程必須在流程文件寫明，因為它決定哪些 delta 最重要、#1 能否預篩以縮小 #2 測試範圍；die 級追溯（每顆 die 的 #1、#2 紀錄連結）要從 R&D 就建成基礎設施。

3.2 Insertion #2 晶圓級 — E-PIC 光到電（O-E）

• 測什麼：接收端（PD，或 PD＋TIA）。中間製程例：鈍化或抗反射（AR）鍍膜、RDL／bump、TIA 修整／校正、burn-in；三重點同 3.1，但「達標確認」改為 TIA 增益 trim 收斂與鍍膜效果。光從輸入側（邊緣耦合器、光柵耦合器或 FAU）進，DC/RF 從輸出側量。（原文此節 R&D 小標誤植為「3.1.4 HVM」，以內容判斷實為 3.2.1 R&D。）
• 探針系統：光、DC、RF 定位器；可調雷射 OLS；SMU 類 DC 量測、安培計、示波器（LVM／HVM 省去示波器）。
• R&D 光學（輸入側）：輸入功率範圍；耦合損耗與 1-dB 容差；回損（與 #1 比 delta，用來抓 AR 鍍膜變化）；全波段響應度掃描；偏振相關響應度（PDR）；過載／飽和輸入功率門檻。
• R&D 電性（輸出側）：PD 暗電流對逆偏與溫度（delta-Id）；響應度 A/W（delta）；接面電容對偏壓（Cj-V）；3-dB 頻寬（S21）對偏壓；TIA 轉阻增益、頻寬、輸出擺幅（確認 trim 達標）；輸入等效雜訊電流／NEP；差動輸出 CMRR；TIA／偏壓電路 Idd；眼圖、PAM4 線性度、TDECQ；靈敏度（達目標 BER 的最低光功率，delta 追蹤）；過載靈敏度。
• R&D 環境：−40°C 到 +85°C；暗電流、響應度、靈敏度、TIA 增益漂移對照 #1；濕度晶圓級僅參考。
• Validation：響應度 3 點波長；暗電流、響應度、TIA 增益加 delta 限值；TIA 增益 trim Cpk；3-dB 頻寬；靈敏度與過載；TDECQ；溫度 × 偏壓 × 輸入光功率 corner；#1→#2 相關模型；晶圓圖（暗電流、響應度、靈敏度、頻寬）。
• LVM：光學側 100% 耦合 go/no-go、粗回損；電性 CTQ 為暗電流 go/no-go、標稱響應度、TIA 增益 go/no-go、規格速率靈敏度 go/no-go；全波長響應度、PDR、頻寬掃描、TDECQ、過載改抽樣。
• HVM：耦合 pass、粗回損；暗電流、響應度、TIA 增益、單一速率靈敏度；頻寬、TDECQ、過載、雜訊不在線上測。
• Summary Comparison（Table 5）重點：光學覆蓋與電性覆蓋分兩列，R&D 電性是「全偏壓、頻寬、雜訊、BER 掃描」。附註：架構差異（獨立 PD vs PD＋TIA、APD vs PIN、差動 vs 單端）；靈敏度與過載測試需要在晶圓探針平面有可追溯校正的光功率基準，且 #1 與 #2 的校正鏈要一致，delta 才有意義。

3.3 Insertion #2 晶圓級 — E-PIC 電到光（E-O）

• 測什麼：發射端（雷射＋調變器，或直調雷射）。中間製程例：波長／共振修整、雷射腔修整、鈍化／包覆、RDL／bump、burn-in。電從輸入側（DC/RF）進、光從輸出側（邊緣、光柵或 FAU）量。
• 探針系統：光、DC、RF 定位器；OPM、OSA，選配 λ meter；SMU、RF 訊號產生器（不需外部 OLS，因為光由 DUT 自己發）。（2026-10-22 全文查證屬實：3.3.2–3.3.4 機台首句都寫「Benchtop-style (manual)」，但小標、Fig.18–20 與同段的晶圓 loader、SECS/GEM 都是半自動／全自動，屬原文複製未改。）
• R&D 電性（輸入側）：所有偏壓與驅動腳全 I-V（雷射偏壓、調變器驅動電源、晶片上 TEC）並與 #1 比 delta-Idd、delta-threshold；Idd 對電壓溫度；漏電；RF 輸入阻抗／回損 S11；輸入靈敏度（達規格調變所需最小驅動擺幅）。
• R&D 光學（輸出側）：L-I 曲線（光功率對偏流）及對溫度；閾值電流與斜率效率（有晶片上雷射時）；trim 後中心波長對格點；頻譜寬度、SMSR（旁模抑制比）；消光比對驅動；OMA 與平均功率；RIN；眼圖、PAM4、TDECQ；chirp；輸出端 1-dB 對位容差；回損；熱調係數與熱調器功耗。
• Validation：Idd／Ileak／偏壓 corner 加 delta 限值；S11；L-I（閾值、斜率效率）加 delta 限值；中心波長 Cpk；SMSR；消光比、OMA、平均功率；TDECQ；溫度 × 偏壓 corner；#1→#2 相關模型；晶圓圖（閾值電流、波長、消光比、輸出功率）。
• LVM：電性 100% Idd、Ileak、S11 go/no-go；光學 CTQ 為標稱偏壓輸出功率、trim 後中心波長 go/no-go、消光比 go/no-go；SMSR、TDECQ、完整 L-I 改抽樣。
• HVM：Idd go/no-go、S11 粗檢；輸出功率、中心波長、消光比；完整 L-I、SMSR、TDECQ 只做定期抽樣（季度可靠度抽樣含溫度掃描、L-I、光譜）。
• Summary Comparison（Table 6）重點：R&D 光學覆蓋是「完整 L-I、光譜、眼圖」，電性是「完整 I-V、S11」。附註：架構差異（直調雷射、EML、整合雷射＋外調變器）。

4.1 Insertion #3 Bar 級 — E-PIC 光到光（O-O）

• 為什麼有 bar 級：晶圓先切成 bar（條）後，才能讓端面（facet）露出，AR／HR 端面鍍膜只能在劈裂露出端面後才鍍；此外也可能在 bar 上做 burn-in／老化。#3 bar 級是封裝前、最終切單前最後一道端面耦合光學關卡。重點：（a）同一顆 die（現在在 bar 上）與 #2 晶圓數據比 delta；（b）端面鍍膜反射率／耐久度是否達標；（c）burn-in 造成的漂移。
• 光學存取：邊緣耦合直接對準劈裂且鍍膜後的端面，多通道 bar 用 pitch 匹配的光纖陣列；DC/RF 用探針或 bar 級探針卡。
• 探針系統：一或兩個光學定位器、可調雷射、OPM、OSA，選配 OFDR、λ meter；LVM／HVM 改為「自動探針系統＋MHU＋ATE docking station」（圖 23、24）。
• R&D 參數：端面到端面 IL 與 #2 比 delta（分離鍍膜／burn-in 貢獻）；以回損量端面鍍膜反射率對目標規格；鍍膜沿 bar 長度與 bar 間均勻性；WDL（鍍膜造成的頻譜位移）；PDL；鍍膜後重新驗證 1-dB 對位容差（鍍膜厚度／折射率會改變最佳耦合條件）；光纖陣列與鍍膜端面的 MFD 匹配；bar 上通道間均勻性（IL、波長、消光比沿 bar 變化）；串擾；電光響應（Vπ、頻寬、消光比、chirp、SOA、切換時間，與 #2 比 delta）；TDECQ；RIN；burn-in 前後 IL、消光比、波長 delta。
• R&D 環境：bar 載台 −40°C 到 +85°C；重新上料／下針量重複性（含 bar 搬運影響）。每條 bar 數十分鐘到數小時。
• Validation：30–90 條 bar、≥3 批；IL 3/5 點＋delta-IL 對 #2；鍍膜反射率 Cpk；光纖陣列對整條 bar 所有通道的 auto-align 收斂；通道均勻性限值；corner；#2 晶圓對 #3 bar 相關模型；bar 對封裝模組相關性；Gauge R&R（重複上料）。每條 bar 數十分鐘到一小時。
• LVM：100% die-on-bar 測 CTQ：IL、消光比 go/no-go、鍍膜反射率 go/no-go；SPC 含鍍膜製程 Cpk；通道均勻性改抽查；抽樣計畫例如每批 1 條 bar 或每條 N 顆。
• HVM：IL、消光比、鍍膜反射率；分 bin 結果標記到 die 位置，供後續切單分選；WDL／PDL、調變頻寬、TDECQ、通道均勻性映射只做定期抽樣；鍍膜或 burn-in 配方改變要重新認證。
• Summary Comparison（Table 7）：結構同前；原文表中「完整 L-I、I-V、Ins#1 delta」等字樣與本節內容不符，判斷為自 3.3 表格複製未改，以正文為準。

4.2 Insertion #3 Bar 級 — E-PIC 光到電（O-E）

• 測什麼：接收端在 bar 上（或 bar 貼到載板／submount 後）。重點是切割（刀切／雷射）與貼附是否傷到 PD／TIA 或耦合：機械應力、熱路徑、膠／焊料應變，或切割在 PD 接面邊緣新產生的暗電流漏電路徑。（原文 Scope 段有「Bar-level testing (rather than bar-level)」與「不需要劈裂端面、光柵耦合」等字句，與 bar 級前提矛盾。2026-10-22 修正：逐句比對確認整個 4.2 節（Scope 與 R&D 參數）就是 5.2 die 級 O-E 程序把 die 換成 bar，參數完全沒有端面鍍膜或 burn-in 項目，只多 bar-attach；應讀為「bar 貼片後的接收端，參數同 die 級」，不是端面耦合 bar 程序。）
• 探針系統：光、DC、RF 定位器；OLS；SMU、安培計、示波器；LVM 為「自動＋MHU」、HVM 為「自動＋MHU＋ATE docking」（圖 27、28）。
• R&D 參數：同 3.2 的輸入／輸出全套，外加：暗電流與 #2 比 delta 作為「切割完整性」主要篩選項；機械應力造成的暗電流／響應度偏移分析；光柵（或 bar 級）耦合器對位重新驗證（切割碎屑、崩邊、貼附傾斜會改變最佳耦合角度／位置）。環境 −40°C 到 +85°C，留意貼附材料造成的 CTE 失配或熱路徑改變。
• Validation：暗電流、響應度、TIA 增益加 delta 限值（專門篩切割邊緣漏電）；3-dB 頻寬；靈敏度、過載；TDECQ；溫度 × 偏壓 × 光功率 corner；#2→#3 相關模型；bar 對封裝相關性。
• LVM／HVM：CTQ 為暗電流 go/no-go（切割完整性篩選）、響應度、TIA 增益、靈敏度；HVM 分 bin 結果標記到 bar，供後續封裝分選；頻寬、TDECQ、過載、雜訊只抽樣。
• Summary Comparison（Table 8）重點：相關性焦點寫明「#2 晶圓 vs #3 bar 的 delta 邊緣漏電篩選」；趨勢用途改為「完整追溯到晶圓原位置」。（附註文字誤用 E-O 架構與雷射閾值描述，同屬複製問題。）

4.3 Insertion #3 Bar 級 — E-PIC 電到光（E-O）

• 測什麼：發射端 bar（雷射＋調變器）在端面鍍膜與 burn-in 之後。（原文 Scope 段整段複製自 4.2 O-E，以 Objective 與參數清單判斷為 E-O 發射端。）
• 探針系統：光、DC、RF 定位器；OPM、OSA，選配 λ meter；SMU、RF 產生器；LVM 圖為「自動＋MHU」、HVM 為「自動＋MHU＋ATE docking」（圖 31、32）。（2026-10-22 新發現：4.3.2–4.3.4 機台首句同樣照抄「Benchtop-style (manual)」，與 Fig.30–32 自動化機台不符。）
• R&D 參數：全 I-V 與 #2 比 delta；L-I 曲線 delta（分離鍍膜／burn-in 貢獻）；雷射閾值電流偏移——文件明定為 burn-in 的主要篩選指標，比較 burn-in 前後以抓早期壽命劣化；斜率效率；輸出端面 AR/HR 鍍膜反射率（以回損量）；鍍膜均勻性；中心波長（鍍膜造成的位移）；頻譜寬度、SMSR；消光比 delta；OMA；RIN；TDECQ；chirp；鍍膜後重驗耦合容差；bar 上通道均勻性。
• Validation：L-I 加 delta 限值；閾值偏移對 burn-in 驗收準則（篩早夭品）；鍍膜反射率 Cpk；中心波長；SMSR；消光比、OMA、功率；TDECQ；全通道 auto-align；通道均勻性；corner；相關模型。
• LVM：CTQ 為標稱偏壓輸出功率、閾值電流 go/no-go（burn-in 篩選）、鍍膜反射率 go/no-go、消光比 go/no-go；SPC 含鍍膜與 burn-in Cpk。
• HVM：輸出功率、閾值電流、鍍膜反射率、消光比；分 bin 標記 die 位置供切單分選；完整 L-I、SMSR、TDECQ 只抽樣。
• Summary Comparison（Table 9）重點：R&D 光學覆蓋寫「完整 L-I、光譜、眼圖，鍍膜／burn-in delta」。附註強調：若 burn-in 是此站前一道製程，閾值偏移驗收準則要及早建立，當作可靠度關卡而非只是性能參數。

5.1 Insertion #3 Die 級 — E-PIC 光到光（O-O）

• 為什麼是 die 級而非 bar 級：光 I/O 若是光柵耦合或其他垂直／表面耦合，不需要劈裂端面，流程就從晶圓切割直接到單顆 die，不經 bar 測試。#3 die 級發生在切單（及必要時貼到載板／submount）之後，是封裝前最後一道光學關卡。重點：與 #2 比 delta；確認切割與貼附沒造成劣化；die 脫離晶圓夾持後的搬運與對位重複性。光由垂直／表面光纖陣列探頭（光柵耦合）或 die 級邊緣耦合治具進出；DC/RF 經探針或貼附後的載板焊墊。
• 探針系統：光學定位器、OLS、OPM、OSA，選配 OFDR、λ meter；LVM 為「自動＋MHU」、HVM 為「自動＋MHU＋ATE docking」（圖 35、36）。
• R&D 參數：各介面 IL 與 #2 比 delta（分離切割／貼附貢獻）；光柵或邊緣耦合器對位重驗（碎屑、崩邊、貼附傾斜）；WDL；PDL；回損；MFD；串擾；電光響應；TDECQ；RIN；熱調係數重驗（貼附改變熱路徑）；機械應力造成的性能偏移（切割引起的應力雙折射或波導應力）；退步／進步分析；外觀／光學檢查（崩邊、碎屑、貼附空洞／傾斜）與量測性能的相關性。
• Validation：IL 3/5 點＋delta；耦合器對位專門篩切割造成的耦合劣化；PDL、回損；消光比、Vπ、調變頻寬；TDECQ；corner；#2→#3 相關；die 對封裝相關；Gauge R&R（重複上料）；熱調係數含貼附熱路徑偏移。
• LVM／HVM：CTQ 為 IL、消光比、回損 go/no-go；HVM 分 bin 標記到 die 供封裝分選；WDL／PDL、調變頻寬只抽樣。
• Summary Comparison（Table 10）＋附註：此程序代表「直接切單」流程；若實際製程先切成 bar 做端面鍍膜再切單，則改用 bar 級 #3，而 die 級就變成更後面的 insertion 編號。濕度與長時間熱循環仍要到封裝後補驗。

5.2 Insertion #3 Die 級 — E-PIC 光到電（O-E）

• 測什麼：接收端單顆 die，重點與 4.2 相同但對象是 die。
• 探針系統：光、DC、RF 定位器；OLS；SMU、安培計、示波器；LVM「自動＋MHU」、HVM「自動＋MHU＋ATE docking」（圖 39、40）。
• 參數：同 4.2——暗電流 delta 作為切割完整性主篩；機械應力造成的暗電流／響應度偏移；耦合器重驗；響應度、Cj-V、頻寬、TIA、NEP、CMRR、Idd、TDECQ、靈敏度、過載；外觀檢查相關性。
• LVM／HVM：暗電流 go/no-go、響應度、TIA 增益、靈敏度；HVM 分 bin 標記到 die。
• 附註重點：切割可能在 PD 接面產生新的邊緣漏電路徑，這是與 bar 級 burn-in 造成的暗電流漂移不同的風險；die 測試治具平面也要有可追溯光功率基準，與 #2 校正鏈一致。

5.3 Insertion #3 Die 級 — E-PIC 電到光（E-O）

• 測什麼：發射端單顆 die，切單／貼附後。
• 探針系統：光、DC、RF 定位器；OPM、OSA，選配 λ meter；SMU、RF 產生器；LVM「自動＋MHU」、HVM「自動＋MHU＋ATE docking」（圖 43、44）。（2026-10-22 全文查證屬實：5.3.2–5.3.4 機台首句照抄 manual，Fig.42–44 為自動化機台；5.3 Scope 本身方向正確。）
• 參數：全 I-V delta；L-I delta；閾值電流與斜率效率的機械應力偏移（切割應力影響雷射腔）；耦合器重驗；中心波長；SMSR；消光比；OMA；RIN；TDECQ；chirp；回損；外觀檢查相關性。
• Validation：L-I 加 delta 限值、專門篩切單造成的雷射腔應力；耦合器對位；中心波長；SMSR；消光比、OMA；TDECQ；corner；相關模型。
• LVM／HVM：Idd、Ileak、S11；輸出功率、中心波長、消光比；HVM 分 bin 標記到 die。
• 附註重點：即使沒有修整或鍍膜步驟，切割應力也會改變雷射性能，所以閾值與腔行為要做機械應力篩選。

6.1 Insertion #4 封裝級 — E-PIC

• #4 的定義：對完整封裝的發射模組（光纖尾纖或連接器化光輸出、氣密或非氣密封裝、電腳位／連接器端接）做測試，在 die／bar 級 #3 之後，出貨前最後一道 insertion。這是第一個能做完整環境應力（長時間熱循環、機械衝擊／振動）的站，因為元件已有封裝保護、光纖已永久固定。三重點：（a）與 #3 比 delta，分離封裝造成的偏移（光纖貼附損耗、封裝應力、焊料／環氧樹脂釋氣、封裝寄生改變驅動負載）；（b）完整、具資格代表性的環境應力；（c）客戶實際收到的連接器／尾纖光電性能。只有 Validation、LVM、HVM 三階段。
• 通則：多光纖對位與治具上料要先確認機械負載、應力消除與光介面位置在合格範圍內，必要時以主動力量監控、位移監控等方法找出機械造成的量測誤差；多通道元件要保留通道級追溯，監控最差通道與通道間差異，避免單一通道劣化被模組平均值掩蓋。
• Validation：
• 用途：決定哪些 CTQ 在 LVM／HVM 必須 100% 篩，哪些可轉為統計抽樣、即時 SPC、ORT（持續可靠度測試）或製程資格管控——依製程能力、量測不確定度、缺陷偵測風險、失效嚴重度、與其他管控的相關性決定。
• 樣本：30–90 個模組、≥3 個 build lot；可靠度資格樣本依標準（例 Telcordia GR-468）；刻意納入組裝製程變異（不同組裝批、光纖／FAU 貼附作業、膠／焊料固化批、die 貼附條件、組裝設備與治具族群），把元件本身變異與封裝製程變異分開。
• 機台：具量產代表性的封裝模組測試組（連接器／尾纖光介面、端接電介面、自動化），完整環境箱組（溫度、振動／衝擊），測試程式正式版控；封裝電／光介面的校正參考面要定義清楚，治具、連接器、線材、光纖、光開關等測試路徑貢獻要量化或扣除；以合格的黃金／參考元件監控機台漂移、光功率校正、波長準度、連接器重複性、電／RF 路徑、治具重複性。圖 45「Validation System」：輸入 SMU、RF Generator，輸出 OPM、OSA、BERT。
• 電性：Idd、Ileak、偏壓 corner 加 delta（對 #3）；封裝連接器／腳位端的 S11（確認封裝寄生在設計餘裕內）；輸入靈敏度；控制、偏壓、監控、管理介面功能驗證；封裝造成的電性 delta。
• 光學：L-I（閾值、斜率效率）加 delta；輸出功率；光纖貼附損耗；中心波長與 SMSR；消光比、OMA、平均功率；TDECQ（含封裝頻寬限制造成的眼圖閉合）；回損／連接器反射；溫度 × 偏壓 corner；#3→#4 相關模型；Gauge R&R；標稱與波段邊緣的波長相依性能；有加熱器、共振器、雷射、SOA 等熱敏元件時，測熱調效率、波長對溫度、自熱與熱串擾（封裝可能大幅改變這些參數）。
• 環境：全工作溫度範圍 pass/fail；正式可靠度資格序列：熱循環、濕熱（damp heat）、機械衝擊／振動、HTOL，依 Telcordia GR-468、MIL-STD-883 或專案規格，以雷射閾值偏移作為 HTOL 關鍵指標；應力後光纖貼附、打線、連接器強固性；氣密封裝前後氣密性；模組間、批間均勻性；應力後回到標稱條件重測，區分可逆的溫度效應與永久性封裝偏移。
• 時間：每批數天到數週（熱循環、HTOL 本來就長）。資料保存需連結模組序號、來源晶圓／die、#3 紀錄、組裝批、機台、治具、測試程式版本、校正狀態與組裝製程履歷。
• LVM：確認封裝組裝、光學貼附、電互連與測試製程批間穩定，並定出 HVM 的最終測試內容與 guard band。100% 測 CTQ（電：Idd、Ileak、S11 go/no-go、功能介面；光：標稱偏壓輸出功率、中心波長、消光比 go/no-go）；SMSR、TDECQ、完整 L-I 抽樣；多通道看最差通道與通道離散度；重插、重新上治具、重測要有預設上限，首次測試結果與最終結果分開保存，避免介面不穩或邊緣品被反覆重測掩蓋；ORT 抽樣（例每批或每月 N 顆，做熱循環、濕熱）；抽樣要涵蓋不同組裝設備、組裝單元、貼附工具、治具、材料批。目標每模組秒到數分鐘。圖 46 半自動系統（SMU、RF → OPM、OSA、BERT）。
• HVM：全自動封裝模組測試系統（自動 handler、高速測試序列、最少人工、即時良率／SPC 儀表板）；治具與光介面設計要能重複上料而不對連接器／光纖施加影響量測的應力，並監控治具壽命與插拔次數效應。100% 最小 CTQ（Idd go/no-go、S11 粗檢、功能介面、自動分 bin；輸出功率、中心波長、消光比）；完整 L-I、SMSR、TDECQ 只在 ORT；產線不做逐顆環境測試，100% 產品只憑功能／光學測試出貨；定期 ORT（例季度）做完整熱循環、濕熱、衝擊振動、HTOL。目標每模組數秒。圖 47 為大型多工位自動化系統。
• Summary Comparison（Table 13）重點：新增「現在可做的環境範圍」一列——Validation 為完整正式驗收、LVM／HVM 為 ORT 抽樣；介面為「連接器／尾纖＋腳位」。附註：封裝寄生（打線電感、導線架／連接器 launch）是封裝才出現的新風險類別，專門影響 RF 輸入回損與眼圖／TDECQ，要與光纖貼附類風險分開追 delta；HTOL 下的雷射閾值漂移仍是主要可靠度指標。（目錄寫 6.1.4 Summary，正文標 6.1.5，屬原文編號誤植。）

7.1 附錄：Test Infrastructure — Electrical

• 目錄列有「RF Analyzers」，但正文清單沒有這一項（原文缺漏）。

7.2 附錄：Test Infrastructure — Optical

7.3 附錄：Test Infrastructure — Environmental

• 「環境」在此指具溫控（熱夾頭／溫箱）能力的探針系統（原文未說明，屬解讀）。
• 附錄只有供應商名稱與網址，沒有任何儀器規格或要求；儀器要求寫在第 2–6 章各節 Test Station 段（見下方「各程序機台與儀器配置總表」）。7.1.6 重複 DC Sources、7.2.4 重號、光學節編號比目錄少一號；BERT、安培計、RF 分析儀、偏振控制器、封裝級測試系統皆無列名供應商。
• 附錄性質：是列出參考供應商與網址，不是市占或採購名單；名單與編輯群／工作組成員高度重疊。工作組成員名單中沒有 FormFactor、TEL、致茂、Jenoptik，附錄也未列這些公司（文件事實；不代表它們不在實際供應鏈中）。

全文重讀補遺（2026-10-22）

前言與結構補遺

• Limitations：文件以「AS IS」提供，明示不負適銷性、不侵權、特定用途適用性、所有權等任何擔保；使用風險由使用者承擔；出版者與貢獻者對直接、間接、特殊、附帶、衍生損害（含利潤損失）一概不負責；內容可能涉及第三方權利。解讀：它是流程建議，不是可據以驗收的規格。
• 編輯全名：Advantest Shawn Kann、Vaishnavi Murthy；EXFO Dominique Charron；ficonTEC Rayhane Ghane；HPE Jeff Maki；Santec Jonathan Evans、Chris Heisler；Viavi Ines Brunn（未標 Editor 頭銜）。
• 目錄頁碼過時：目錄寫 Insertion #4 第 99 頁、6.1.4 Summary 第 105 頁、附錄第 120 頁；正文實際 #4 起於第 111 頁、Summary（正文標 6.1.5）第 119 頁、附錄第 120–121 頁、封底第 122 頁；PDF 共 129 頁（含前置 7 頁），中間無遺漏內容。
• 共通範本補充：失效處置——Validation 失效必須找根因歸類；LVM SPC 失控即 hold、異常升級為 Validation 式全測；HVM 超出 SPC（或晶圓圖、bar 圖、批趨勢）管制界限即停線／停批。樣本單位：EIC 為 units、晶圓光學為 die 位置、bar 級 R&D／Validation 為 bar、LVM／HVM 為 die-on-bar（4.2 為 bar）、die 級為 die、封裝為 modules。LVM 抽樣計畫例：EIC 每批 1 顆或每 N 顆（AQL／Cpk）、晶圓光學每批 1 片或每片 N 顆、bar 每批 1 條或每條 N 顆、die 每批 N 顆、封裝每批或每月 N 顆（依 ORT 標準）。

逐章補遺

• 2.1 EIC：R&D 樣本 5–15 顆工程樣品（跨多批／製程角），極值溫度長時間停留看漂移，每顆數天可接受；Validation 30–90 顆跨 ≥3 批，含 ATE 對 bench 相關、測試間與顆間相關，失效歸類設計／製程／測試漏網，每批數天到數週；LVM guard band 依 GR&R 收緊、每批首件對 Validation 相關、每批冷熱點檢、每月或每批熱循環稽核、選配 SECS/GEM；HVM 設計餘裕需要時可加一次熱或冷 insertion、全 CTQ 即時 SPC 自動 lot-hold、變更即重新認證、監控客退回饋、HVM 段未提 SECS/GEM。
• 2.2 PIC：R&D 量絕對光輸出功率（有主動光源／放大器時）、修整收斂與殘餘誤差；Validation 加主動元件消光比、熱調係數驗證、以封裝後熱循環／濕度結果回饋晶圓限值，失效歸類新增「對位／治具假象」；LVM 機台保留 OSA、OFDR 選配、不列 λ meter，Xbar-R 或晶圓圖趨勢、每批首片相關、熱調係數每批抽查；HVM 測試序列、auto-align、波長穩定、儀器設定、資料處理都要壓低非量測時間但不得犧牲 CTQ 偵測力。
• 3.1 #2 O-O：Validation 起機台文字未列 DC/RF 探針（摘要表卻寫光、DC、RF）；Fig.10 圖說誤寫「3.1.1 R&D-Level - Manual Probe System」；3.1.3 LVM 機台句被截斷；失效歸類五類（設計／製程／修整或後段／測試漏網／對位治具）；HVM 製程、材料、修整、設計變更即重新認證。
• 3.2 #2 O-E：Validation corner 為溫度 × 偏壓 × 輸入光功率（各 min／typ／max）；3.2.3 LVM、3.2.4 HVM 機台文字都寫「Semi- or fully automatic」，也沒提 SECS/GEM 與 ECO 追溯；Fig.14 圖內 OLS 誤印 OSL；HVM 季度抽樣做溫度掃描、暗電流、響應度、頻寬。
• 3.3 #2 E-O：Validation corner 只有溫度 × 偏壓；LVM 不列 λ meter、HVM 只剩 OPM＋SMU＋RF。
• 4.1 bar O-O：Scope 寫 DC/RF「與 bar 級 Insertion #1 一致」（#1 為晶圓級，筆誤）；R&D 機台未列 DC/RF 定位器但參數含 Vπ、S21；LVM／HVM 仍寫「晶圓 loader」、正文未提 MHU 或 ATE 對接站（只在 Fig.23、24 圖說）；Validation 失效歸類六類（設計／製程／鍍膜／burn-in／測試漏網／對位治具）、以切單／封裝後熱循環與濕度回饋；HVM 客退回溯 bar 級或端面鍍膜特徵。
• 4.2 bar O-E：見上方修正——整節是 die 級 O-E 換字；LVM／HVM 機台寫「半自動或全自動」＋晶圓 loader＋SECS/GEM（無示波器）；失效歸類含切割、bar 貼片。
• 4.3 bar E-O：Scope 與 4.2 逐字相同（仍寫 O-E 接收端）；Validation 起機台首句照抄 manual；Validation 失效歸類含鍍膜、burn-in；LVM 抽樣每批 1 條或每條 N 顆。
• 5.1–5.3 die：R&D 機台（5.1）同樣未列 DC/RF；die 級 LVM／HVM 也寫「晶圓 loader」；5.2 LVM／HVM 機台寫「半自動或全自動」；5.3 Validation 起機台首句照抄 manual（Scope 正確）；die E-O 的 LVM CTQ 沒有閾值電流與鍍膜反射率（與 bar E-O 不同）。
• 6.1 封裝：原文明寫「These three procedures」；LVM 機台鎖定測試程式版本、設 ORT 專用環境箱、室溫功能 100%、光纖貼附／打線／連接器強固性在 ORT 樣本抽查、ORT 異常可升級完整重新認證，追溯欄位含模組序號、來源 die／晶圓、封裝／組裝批、光學貼附製程識別、測試站、治具／介面、程式版本、校正狀態、CTQ、bin、重測履歷；HVM 客退回饋用來檢討 ORT 計畫是否足夠，追溯句列舉重複「Module serial number」並以「and etc.」收尾；Validation 失效歸類四類（設計／製程／封裝／測試漏網）。

12 張 Summary Comparison 中文全譯（Table 2–13）

各表共通列（Validation 起不再重複）：測試時間優先度「低→中→高→最高」；pass/fail 依據「無（產生資料）→正式限值（#2 起加 Δ 限值）→guard band 限值→緊 guard band、自動分 bin」；環境覆蓋「全範圍探索→完整規格極限設關卡→抽樣、SPC 觸發→只做定期資格」；樣本「R&D 5–15／Validation 30–90／LVM 100% CTQ＋抽樣環境／HVM 100% CTQ＋定期環境」（單位見各表）。

Table 2（2.1 EIC E-E）

附註：依 EIC 架構（數位／類比／混訊）與封裝調整；循環數、MSL、JESD22／JESD78／JS-001／002 依專案標準。

Table 3（2.2 PIC O-O）

附註：依架構、波段、光 I/O 調整；晶圓級環境覆蓋（濕度、熱循環）有限，封裝後正式補驗。

Table 4／5／6（#2 晶圓 E-PIC：O-O／O-E／E-O）

附註：中間後段步驟須寫進流程文件；die 級追溯從 R&D 起建立；O-E 另要求靈敏度／過載的光功率校正鏈在 #1 與 #2 一致。目錄將 Table 5 所屬小節誤標 3.1.5。

Table 7／8／9（#3 bar：O-O／O-E／E-O）

附註：Table 7 附註（O-O）提端面鍍膜設計 AR／HR／as-cleaved、bar 級步驟（鍍膜、burn-in 或兩者）要寫進流程文件；Table 8 附註與 Table 9 附註逐字相同，都是 E-O 內容（雷射閾值偏移是 burn-in 主要篩選指標，驗收準則要及早建立並當作關鍵可靠度關卡）。

Table 10／11／12（#3 die：O-O／O-E／E-O）

附註：直接切單流程；若先切 bar 鍍膜則改用 bar 級 #3，die 級成為單一統一序列中更後的 insertion；O-E 強調 PD 暗電流是切割完整性篩選（與 bar 級 burn-in 暗電流漂移不同），die 治具平面光功率校正鏈要與 #2 一致；E-O 強調雷射閾值與腔行為要做切單後機械應力篩選。

Table 13（6.1 封裝，無 R&D）

附註：首個完整環境／可靠度資格（GR-468、MIL-STD-883 或同等）既有物理意義又通常為合約要求的 insertion，標準與樣本數／驗收準則要在 Validation 定下以驅動 ORT 規劃；封裝寄生是獨立 Δ 類別；HTOL 雷射閾值漂移仍是主要可靠度指標；模組級追溯從最早 insertion 建立。

各程序機台與儀器配置總表

失效根因分類隨站別加項

原文瑕疵查證總表

圖解

圖說：Fig.5，Insertion #1 PIC O-O 的 R&D 手動探針系統——光源 OLS 輸入，輸出接 OPM、OSA、OFDR、λ Meter，受測物為晶圓。這是純光學量測的完整儀器組；到 HVM（Fig.8）時輸出端只剩 OPM。（來源：報告_APC_CPO矽光子測試程序_20261009，APC，2026-10）

圖說：Fig.24，Insertion #3 bar 級 O-O 的 HVM 機台——標題「Automatic Probe System with MHU and ATE Docking Station」，左為帶直立物料搬運塔的探針台、右為白色機台接灰色大型測試頭機櫃，OLS 輸入、OPM 輸出，受測物為 bar 條。對照前段晶圓級圖可見：bar／die 級量產開始要求探針台與 ATE 測試頭對接。（來源：報告_APC_CPO矽光子測試程序_20261009，APC，2026-10）

圖說：Fig.45，Insertion #4 封裝級「Validation System」——龍門架式機台，輸入 SMU、RF Generator，輸出 OPM、OSA、BERT，受測物為封裝件。封裝級首次出現 BERT，對應 TDECQ／靈敏度與誤碼率類量測。（來源：報告_APC_CPO矽光子測試程序_20261009，APC，2026-10）

跨章節關鍵觀察

1. 從 R&D 到 HVM：測試項目怎麼精簡

規律：高速類（TDECQ、調變頻寬、眼圖）、全光譜類（WDL、PDL、L-I 全曲線、SMSR）與環境類在 HVM 一律退到抽樣；HVM 線上只留「功率／損耗、波長、消光比、暗電流、增益」這類秒級可量的 DC 或準 DC 參數。換言之，HVM 線上光學測試的核心是「對準後讀功率」，高速光電量測集中在 Validation 與 ORT。

2. 每一站都在跟上一站比（delta 與追溯）

每個 insertion 的 R&D 都要「同一顆 die」對前一站做 delta（#2 對 #1、#3 對 #2、#4 對 #3），Validation 把它正式化成相關模型，目標是用前一站數據預測、縮小後一站的測試範圍。前提是 die 級追溯——每顆 die 跨站紀錄連結——文件要求從 R&D 就建成基礎設施；封裝級還要連到組裝批、治具、程式版本、校正狀態。這讓測試資料系統（追溯、跨站分析、SPC）本身成為流程的一部分。

3. bar 級與 die 級為什麼要分開測、怎麼選

• 選擇規則由光 I/O 決定：邊緣耦合需要劈裂端面並做 AR/HR 鍍膜 → 走 bar 級 #3；光柵或其他表面耦合不需要端面 → 晶圓直接切成 die 走 die 級 #3。若兩者都有（先 bar 鍍膜再切單），die 級就變成更後面的 insertion。
• 各自抓的缺陷不同：bar 級抓端面鍍膜反射率與均勻性、burn-in 後閾值偏移、bar 上通道均勻性；die 級抓切割崩邊與碎屑、貼附傾斜與空洞、切割應力造成的雙折射與雷射腔應力、PD 邊緣漏電。
• 與 技術_光耦合 的「邊緣耦合 vs 光柵耦合」表一致：光柵耦合可在晶圓級測，邊緣耦合多需切割後測；APC 進一步把「切割後」細分為 bar 與 die 兩條路徑。

4. 雙面探測、邊緣耦合 vs 光柵耦合

文件沒有使用「雙面探測」一詞。#2 的光學存取寫的是 trench 或光柵耦合器搭配單通道光探頭或多通道 FAU 探頭，DC/RF 用探針——沒有規定光從晶圓背面進。這與 vault 內野村／MS／UBS 把 Insertion 2 描述為「EIC die 疊在 PIC 晶圓上、上電下光的雙面晶圓測試」不同（見下方衝突說明）。邊緣耦合在 APC 架構中主要出現在 bar 級（端面）與 die 級邊緣耦合治具。

5. 環境（溫度）要求

• 溫度範圍：EIC −40°C 到 +125°C；PIC／E-PIC 在晶圓、bar、die 級皆為 −40°C 到 +85°C（或依設計目標），R&D 每 10–20°C 一階；Validation 取 −40／+25／+85°C 三點 pass/fail。
• 晶圓、bar、die 級都測不到濕度與長時間熱循環（濕度只當參考），必須到封裝級 #4 才正式做熱循環、濕熱、衝擊振動、HTOL（Telcordia GR-468、MIL-STD-883）。
• HVM 產線一律不做逐顆環境測試，改為季度可靠度抽樣或製程變更時重新認證；熱調係數（pm/°C）與熱調器功耗是光學元件特有的溫度項目。

6. ATE 與光學儀器整合的難點（文件點名者）

• 對位是產能瓶頸：LVM 明寫「auto-align 速度與減少波長點數是主要產能槓桿」；對位方式要從手動 → qualified → locked → 高速 auto-align。
• 量測鏈校正：靈敏度與過載需要探針平面可追溯光功率基準，且跨 insertion 校正鏈一致；HVM 要定期量參考 die 監控對位、波長準度、光功率校正、探針接觸、RF 路徑與 ATE 漂移。
• 重複性：每一站都要做重新下針／重新上料的 Gauge R&R，區分量測雜訊與真實製程偏移。
• 封裝級治具力學：多光纖對位與上料要監控機械負載、應力消除、光介面位置；治具壽命、插拔次數會影響量測；重測次數要設上限、首測結果獨立保存。
• 機台形態演進：晶圓級是探針台＋儀器；bar／die 級量產改為「探針台＋MHU（物料搬運單元，原文未展開縮寫，此為解讀）＋ATE docking station」，也就是光學探針台要和電性 ATE 測試頭實體對接。

7. 對測試時間與成本的影響

• 測試時間目標：R&D 不限（EIC 可每顆數天、光晶片每顆數小時）→ Validation 每片晶圓數小時到一天、每條 bar／每顆 die 數十分鐘到一小時 → LVM 每顆秒到數分鐘 → HVM 每顆秒級。
• thesis：HVM 秒級目標與「每顆都要先對光」的物理限制之間的差距，就是產能缺口所在；縮短對位時間（多通道 FAU 一次對位、高速 auto-align）比增加量測項目更能決定測試成本。這與 vault 既有觀察一致：Insertion 3 單機日測約 500 顆（memo_ECOC2026_群益會後分享_20261006）、SiPh 測試約占模組總成本 75%（報告_永豐_智璞專家分享會_矽光子與CPO趨勢_20260921）。
• 文件把大量項目從 100% 測改為抽樣，前提是 Validation 證明製程能力與相關性；若良率或相關性不足，抽樣無法放寬，測試時間與機台需求都會上升（thesis）。

與 vault 既有 Insertion 口徑的差異

投資意涵（thesis，屬本頁推論）

關鍵 Claim

驗證清單與反證條件

• 反證條件：（1）主要 foundry 的 CPO 流程不採 APC 框架；（2）後續版本主席或主要貢獻者更替、MPI 角色淡出；（3）光柵耦合＋晶圓級篩選大幅取代 bar／die 級測試；（4）多通道並測或被動對位讓對位不再是瓶頸，則探針台高階化的價值下降。

信心水準與假設

• 文件事實：高（2026-10-22 已逐段讀完原文 2858 行並逐節核對）；解讀：中高（Granulate／Coarse、MHU 經全文確認未定義；3.3／4.3／5.3 Validation 起機台首句、4.2 整節、4.3 Scope、Table 7–12 部分格子確有複製錯誤，以 Objective、參數清單、小標與圖為準）；投資推論：中。
• 假設：APC 框架會被部分業者採用；對位速度是量產測試主要瓶頸。反證條件成立時下修。

來源引用

• 報告_APC_CPO矽光子測試程序_20261009 — Advanced Photonics Coalition，Version 1.0，PDF 建立日 2026-10-09；全文 129 頁、7 章（含附錄）

相關頁面

• 技術_CPO測試
• 技術_光耦合
• 技術_矽光子
• 技術_FAU
• 技術_TIA
• 技術_MRM
• 技術_MZM
• 分析_CPO光測試與Insertion分段
• 分析_CPO耦光對位設備比較
• 分析_AI加速器測試右移_FT_Burnin_CPO_20260530
• 6223_旺矽（櫃）
• 6857.JP(advantest)
• TER.US(teradyne)