晶片抗翹曲（package warpage control）是高功耗、大尺寸先進封裝的熱機械應力控制主題。AI GPU / ASIC 封裝面積變大、chiplet / HBM 整合提高、TIM 與液冷導入後，封裝的平整度、壓合力、材料 CTE 匹配與應力釋放會直接影響良率、可靠度與散熱接觸。
標籤規則
技術/晶片抗翹曲：用在封裝端 warpage control，不等同於一般 PCB 板翹。- 可同時搭配
技術/TIM、技術/FOPLP、技術/CoPoS、技術/CoWoS。 - 若只是量測翹曲但不直接提供抗翹曲材料、設備或製程控制，先不要掛本標籤。
主要解法
| 解法 | 作用 | 代表公司 / 頁面 |
|---|---|---|
| Stiffener / IHS / Heat spreader | 提供機械支撐與熱擴散，降低大封裝翹曲 | 3653_健策精工（市）、7751_竑騰（櫃） |
| TIM1 貼合 / Lid attach | 控制 BLT、壓合力與厚度均勻性，兼顧散熱與平整度 | 7751_竑騰（櫃）、6187_萬潤（櫃） |
| Underfill / molding | 填補 die / interposer / substrate 間隙，提高熱循環可靠度 | 3131_弘塑（櫃）、供應鏈_CoWoS |
| Balance Film / 抗翹曲膜 | 抑制 FOPLP / 大面積 carrier 熱應力翹曲，詳見 技術_Balance_Film | 3595_山太士（興） |
| 壓力烘烤 / 應力釋放 | 除泡、固化與釋放大尺寸封裝應力 | 2467_志聖工業（市） |
圖解
flowchart TD
A["大尺寸先進封裝<br>AI GPU / ASIC"] --> B["熱機械應力來源"]
B --> B1["Chiplet / HBM 整合"]
B --> B2["材料 CTE 不匹配"]
B --> B3["TIM / 液冷導入"]
B1 --> C["封裝翹曲風險"]
B2 --> C
B3 --> C
C --> D1["Stiffener / IHS / Heat spreader<br>機械支撐 + 熱擴散"]
C --> D2["TIM1 貼合 / Lid attach<br>控制 BLT 與壓合力"]
C --> D3["Underfill / Molding<br>填補 die / interposer 間隙"]
C --> D4["Balance Film 抗翹曲膜<br>FOPLP 大面積 carrier"]
C --> D5["壓力烘烤 / 應力釋放"]
D1 --> E["良率 / 可靠度 / 散熱接觸"]
D2 --> E
D3 --> E
D4 --> E
D5 --> E
觀察重點
- 高功耗 GPU / ASIC 封裝是否加入 stiffener 或升級 heat spreader / lid。
- TIM1 貼合設備是否因銦片、石墨、相變材料與大尺寸封裝而提高 ASP。
- FOPLP / CoPoS 大面積封裝量產時，抗翹曲膜、壓力烘烤、underfill 與平整度控制是否成為新瓶頸。
- 需要區分「抗翹曲製程」與「翹曲檢測」：檢測設備可協助量測與回饋，但不一定直接屬於抗翹曲供應鏈。
工程實證數據（SemiEng / ECTC，2026-07-10 補充）
- CTE 對照：矽 2.8、銅 17、FR4 基板 14–17、有機介電 25–30 ppm/°C；最嚴重失配是矽中介層 vs 有機基板。先進封裝翹曲可達 100µm 級。
- ASE（ICEP 2024）：chip-first fan-out 以玻璃載板取代金屬載板＋薄膜流程可明顯降翹曲；die 厚度 0.54→0.7mm 再降 35%。
- Amkor（ECTC 2023）：加厚 die 對模組翹曲的抑制效果約為換 EMC 配方的 3 倍，是最大槓桿；但受封裝高度限制時仍需膜材／結構補償。
- 翹曲峰值出現在 post-mold curing 與玻璃載板 debond 兩個節點——正是 技術_Balance_Film 兩個貼附階段的由來。
- 來源：web_先進封裝翹曲控制_SemiEng_20260710