定義
測試介面板（TIB, Test Interface Board）是測試流程中承載所有接觸元件的電路板層。所有的針與彈性體都需要一個安裝面，這個安裝面就是 TIB。三種主要形態：
| 名稱 | 站點 | 位置與角色 |
|---|---|---|
| 探針卡 PCB（PCIB） | 晶圓測試（CP） | 探針卡最底層的圓形或方形大板，把 ATE test head 的 pogo tower 訊號扇出到細 pitch 探針區；探針頭與加強環（stiffener）安裝其上 |
| Load board / DIB（DUT board） | 最終測試（FT） | ATE test head 與 handler / socket 之間的電性介面；socket 坐在上面，數千條測試機通道走在板內 |
| Burn-in board（BIB） | 老化測試 | 一片大板上焊數十顆老化測試座，整片送進烤箱長時間高溫 stress |
另有 PIB（Probe Interface Board）：不是訊號鏈的必要元件，而是在特定測試機組態下插在 ATE test head 與探針卡之間的選配轉接板（例如重新對映 pogo tower 資源、橋接平台不相容）；當探針卡原生為該測試機設計時就完全不需要。不過業界現在常把「PIB」寬鬆地當成探針卡 PCB（即 PCIB）在用——這是 TIB 術語最常見的混淆點。
訊號鏈完整順序：
- 晶圓級測試：ATE test head（pogo tower）→ PIB（不一定有）→ 探針卡（探針卡 PCB ＋ interposer ＋ 探針頭）→ 晶圓
- 封裝級測試：DIB → socket → 接觸元件 → 晶片
圖解
圖說：測試介面板在測試流程中的位置——左側「WAFER LEVEL TESTING：Probe Cards & Tester Components」由上而下為 ⓿PIB（Probe Card Interface Board，標星號）、❶PCB、❷MLO（Multi-Layer Organic）、❸Ceramic Plates、❹Contact Probes；右側「FINAL TESTING：Final Test Components」由上而下為 ❶DIB（Device Interface Board）、❸Socket、❹Pogo Pins。來源：報告_野村_半導體測試產業_20260724（Technoprobe 定義）
技術原理
TIB 與一般系統板（product board）的根本差異在設計意圖：
| 維度 | 一般系統板 / 產品板 | 測試介面板（TIB） |
|---|---|---|
| 使命 | 產品生命週期內穩定執行單一任務 | 量測儀器：把測試機能力無失真地延伸到晶片腳位 |
| 設計目標 | 最小化單位成本、最大化良率與產能 | 效能與精度優先，成本次之 |
| 生產數量 | 一個設計複製數十萬至數百萬次 | 一個設計通常只做幾片 |
| 失敗代價 | 產品不良 | 板本身的損耗、阻抗偏移或熱翹曲會造成誤判（好晶片被判壞、壞晶片被放過） |
核心難點是繞線負擔（routing burden）：一般產品板只需繞一套系統訊號；測試板必須把測試機的每一條通道——AI 加速器可達數千條訊號、電源與接地——從龐大的測試機腳位footprint 收斂到僅數公分見方的晶粒或 socket footprint，且全部要阻抗控制與等長匹配。結果是一顆晶片的測試板層數通常是該晶片最終產品板的數倍。
參考層數對比：手機主板 8-12 層 HDI、PC 板 6-10 層、一般伺服器 16-20 層、AI 伺服器／交換器 20-40+ 層；而 TIB 因為尺寸難以縮小（要配合測試機大 footprint 並提供機械強度），只能靠增加厚度與層數換繞線空間。
三種 TIB 的差異（野村整理）
| 維度 | 探針卡 PCB | Load board（DIB） | Burn-in board（BIB） |
|---|---|---|---|
| 測試站點 | 晶圓測試（CP） | 最終測試（FT） | 老化篩選 |
| 核心挑戰 | pitch 轉換（µm 級）、平整度 | 訊號完整性＋大電流供電 | 125-150°C 下數天的尺寸穩定性 |
| 層數 | 40-70+ | 30-60+ | 約 6-20 |
| 材料重點 | 低損耗混合結構、極致平整度 | 低損耗混合結構＋背鑽（back-drilling） | 高 Tg FR4 / PI（先顧耐熱） |
| 訊號速度 | 高 | 最高（GHz at-speed） | 最低（kHz） |
| 特徵結構 | 空間轉換器（MLC / MLO） | 大量元件組裝、pogo tower 介面 | 數十顆 socket、大尺寸 |
| 單價 | 高 | 最高（頂規達六位數美元） | 最低（靠量） |
| 關鍵廠商 | 6510_精測（櫃）、Technoprobe / Harbor | Advantest AIS、6510_精測（櫃）、6683_雍智（櫃） | TSE、Daeduck、Fastprint |
為什麼 load board 最難：探針卡 PCB 的細 pitch 負擔被 interposer（空間轉換器）吸收掉了，板本身可用傳統通孔、單次壓合，主要挑戰是極高層數與平整度（數萬根探針同時下壓，板面偏差數十微米就會接觸不良，且要在加熱的 chuck 上維持形狀）。Load board 沒有這個中介層——socket 接點直接落在板面上，逃逸繞線、GHz 阻抗控制、大電流供電與數千顆組裝元件全部搶同一個層數預算，常必須用盲埋孔與序列壓合。其驗收標準是電性：阻抗公差、訊號損耗、通道校準。BIB 走慢速訊號、層數不高，挑戰既不是電性也不是精度，而是耐熱與成本。
製程上 TIB 與傳統 PCB 同樣用減成法壓合與機械鑽孔，但孔徑深寬比要求高得多，高階 TIB 通常必須背鑽。材料上消費電子 PCB 用標準 FR4，高階伺服器／交換器板用低損耗基材（M6/M7 系列以上）；探針卡 PCB 與 load board 採混合結構（只在高速層用高階材料）；BIB 則以高 Tg FR4 或聚醯亞胺（PI）為主，用電性換耐熱。
市場規模與競爭格局（野村 2026-07-24）
- 規模：DIB 在 2024-25 年約占測試介面市場 17%、金額 USD900mn–1bn（2020 年為 USD500mn+）。Yole 估測試介面板 2025-30E 營收 CAGR 4.9%，是測試介面四大類中最低（探針卡 8.7% > 測試座 7.0% > 老化測試座 5.3% > 測試介面板 4.9%）。
- 商業模式與毛利：量產 PCB 廠一個設計複製百萬次、靠良率與規模競爭，毛利率約 10-30%；TIB 廠是從設計、製造到組裝與校準的全流程（部分廠商外包製造、走 fabless 模式），賣的是工程解決方案而不是板子，毛利率常達 30-50%。每一世代晶片、每一次封裝改版都要重新設計板卡，形成與單一產品出貨量無關的重複性採購需求。
兩大陣營：captive 與 merchant
| 陣營 | 代表 | 邏輯與限制 |
|---|---|---|
| Captive（ATE / 探針卡大廠自有） | Advantest 把 R&D Altanova（板）與 Essai（socket）整併為 AIS，綁 V93000 測試機生態、聚焦旗艦處理器 load board；Technoprobe 併 Harbor Electronics 與 Teradyne 原 DIS 板卡業務，把探針卡 PCB 平整度良率握在自己手裡 | 優勢是共同設計與客戶鎖定（測試機／探針頭與板卡一起開發、調到極致）；限制是跑 Teradyne 測試機的客戶不見得願意買 Advantest 的板 |
| Merchant（獨立專業廠） | 6510_精測（櫃）（供頂級 fabless 與晶圓廠）、6683_雍智（櫃）（近 fabless 模式、以設計服務為主、製造外包，客戶亦為頂級 fabless 與晶圓廠）；韓國 TSE、Daeduck 錨定記憶體測試板與 BIB、跟隨 HBM 週期；中國 Fastprint 覆蓋全品類主導國產化；北美與東南亞另有 Gorilla Circuits、Esa Electronics | 中立、對任何客戶的矽晶片開放，在設計市場拿下主要份額，優勢是中立性與快速客製 |
傳統 PCB 廠想切入不易：技術門檻與設計目標根本不同之外，還要進入生態系——每家頂級 fabless 都已與既有供應商建立長期合作，新進者缺少實績，而晶片世代又快速更替。野村判斷需要相當時間。
關鍵參數 / 判斷指標
| 指標 | 意義 | 觀察重點 |
|---|---|---|
| 層數 | 繞線容量 | 探針卡 PCB 40-70+（工程樣品可超 100）、load board 30-60+、BIB 6-20 |
| 背鑽與盲埋孔比例 | 高速訊號完整性 | 高階 load board 幾乎必備 |
| 材料組合 | 損耗與耐熱 | 低損耗混合（探針卡 PCB / load board）vs 高 Tg FR4 / PI（BIB） |
| 平整度（flatness / warpage） | 探針卡接觸良率 | 數萬針同時下壓 + 熱 chuck 條件 |
| 阻抗公差與通道校準 | Load board 驗收標準 | 直接決定會不會誤判 |
| 自製 vs 外包 | 交期與毛利結構 | 精測自有製造深度 vs 雍智 fabless |
| 客戶結構 | 需求持續性 | 綁定 fabless / 晶圓廠 / OSAT 的世代更替節奏 |
技術瓶頸 / 風險
- 層數與良率的乘積效應：層數越高、單片價值越高，但一次報廢的損失也越大，良率是獲利關鍵。
- 供給瓶頸集中在高階板：AI 專案的 load board 是六位數美元等級且交期長，往往是測試產能開出的隱形限制。
- captive 陣營的生態排他性：測試機平台選擇會連動板卡供應商，非技術因素也會決定訂單歸屬。
- 成長率結構性偏低：TIB 是測試介面四類中 CAGR 最低者（4.9%），投資邏輯要靠高階 mix 與市占轉移而非市場自然成長。
- 新進者難以驗證：即便技術到位，缺少實績與長期合作關係仍難進入頂級 fabless 供應鏈。
應用場景
- AI GPU / ASIC 的 FT load board 與 CP 探針卡 PCB
- HBM / 記憶體老化測試板（跟隨 HBM 週期）
- 高速 SerDes（224G / 448G）晶片的 at-speed 測試板
- 車用 / 高可靠度產品的長時間老化篩選
相關技術
- 技術_探針卡與測試介面：TIB 是探針卡結構的最底層，該頁含整體測試介面市場
- 技術_測試座Socket：坐在 load board 上的接觸介面
- 技術_半導體晶片測試流程：各站點與設備分工
- 技術_CCL材料：低損耗基材與高 Tg 材料選擇
- 技術_FT_SLT_Burn-in
供應鏈
- 台股：6510_精測（櫃）（自有製造深度）、6683_雍智（櫃）（fabless 設計服務）
- 海外 captive：Advantest AIS、Technoprobe（Harbor Electronics）
- 海外 merchant：TSE、Daeduck（韓國，記憶體 / BIB）、Fastprint（中國）、Gorilla Circuits、Esa Electronics
- 所屬環節：#環節/檢測
來源
- 報告_野村_半導體測試產業_20260724 — TIB 術語定義（DIB / PCIB / PIB）、三種板卡差異表、與一般 PCB 的設計意圖差異、市場規模與 CAGR、captive vs merchant 陣營