定義
微凸塊（micro bump，µbump）是先進封裝中的微小焊接接點，尺寸通常低於 40µm、已縮小至 10–20µm，用於晶片對晶片（Die-to-Die）或晶片對中介層（Die-to-Interposer）的高密度連接。
尺寸階梯（同一個封裝裡由外而內）：
| 接點 | 直徑 | 位置 |
|---|---|---|
| BGA | >500µm | 封裝對主機板 |
| Flip Chip bump / C4 | 80–120µm | 晶片／中介層對基板 |
| 微凸塊 µbump | <40µm，已到 10–20µm | die 對 die、die 對中介層 |
| 混合鍵合 | 無凸塊（pitch <10µm） | 3D 堆疊介面 |
最常被混為一談的一組
µbump 是「接點長什麼樣」，TCB 是「用什麼方法壓上去」。 前者是結構、後者是製程，兩者常被當成同一件事。
四層結構
圖說：µbump 剖面層結構，由下而上為 Chip／Al／Passivation／UBM／Cu Pillar／Ni／SnAg。來源：web_辛耘_MicroBump技術電子報_20260825 © 辛耘企業
| 層 | 材料 | 解什麼問題 |
|---|---|---|
| UBM（Under Bump Metallization） | 通常 Ti／Cu | 增強黏著力，並阻擋原子擴散 |
| 銅柱 Cu pillar | Cu | 凸塊主體：導電性與機械支撐；能縮小間距的根本原因（球狀焊料換成垂直柱體） |
| 擴散阻障層 | 通常 Ni | 防止銅與錫反應過快，生成過厚的脆性 IMC（介金屬化合物） |
| 焊錫帽 | SnAg 等無鉛錫銀合金 | 回焊後與另一顆晶片的金屬墊結合——有焊料，這是它與混合鍵合的根本差別 |
可搭配 underfill 增強可靠度。
在封裝裡的位置
圖說：2.5D IC 與 3D IC 剖面對照。左 2.5D：兩顆 Die 經 Micro bump 接 Si Interposer（上標 RDL），Interposer 內含 TSV，下方 C4 bump 接 Substrate。右 3D：Die 垂直堆疊以 Micro bump 連接，另一疊標 Hybrid bonding 與 TSV。來源：web_辛耘_MicroBump技術電子報_20260825 © 辛耘企業
判讀重點：一個封裝裡通常四種接點並存（BGA → C4 → µbump → 混合鍵合），各自負責不同層級。所以「先進封裝」不等於「混合鍵合」——技術_CoWoS 從頭到尾都不需要混合鍵合。
用途
- Die-to-Die（HBM 記憶體堆疊、Chiplet 架構）：提供高密度 I/O、縮短訊號傳輸距離、降低 RC 延遲與功耗、提高頻寬
- Die-to-Interposer：支援不同製程節點晶片整合；連接邏輯、記憶體、類比與射頻模組
主要應用
| 場景 | 內容 |
|---|---|
| 2.5D 封裝 | 多顆晶片放在矽中介層上提供高密度布線；HPC、AI 加速器 |
| 3D IC 垂直堆疊 | 搭配 技術_TSV 垂直堆疊，提高整合度、降低封裝面積；HBM 堆疊、CIS、行動 SoC |
| Chiplet 架構 | 連接不同功能晶片，提升設計彈性、提高良率、降低製造成本；CPU + I/O Die 分離、大型 AI 晶片分割 |
技術瓶頸 / 風險
線寬與間距縮到 20µm 以下後，三個問題同時浮現：
- 微縮限制：錫球縮小會加速 IMC 生成，造成接點強度下降
- 電遷移（EM）：微小體積內的高電流密度導致金屬原子遷移、形成空洞
- 製程成本與良率：對微影對準精度與電鍍均勻性要求提高，設備成本上升且對缺陷極為敏感
10µm 是物理天花板：焊料量不夠、共平面度壓不住、空孔率上升——這是 TCB 的極限，不是還沒做到。
未來發展趨勢
- 尺寸持續微縮：40µm → 20µm，甚至低於 10µm，以滿足 AI 與 HPC 需求
- 技術_混合鍵合 取代：間距小於 10µm 時逐漸接手——無焊料接合、更低 RC 延遲、更高密度
- Cu-Cu 直接接合：降低接觸電阻、提升訊號完整性，適用高頻應用
但 µbump 不會退場
辛耘的結論是「可預見的數年內，微凸塊仍將是先進封裝的主力技術」。庫內佐證：台積電自己保留 SoIC-P（µbump 版本）；Broadcom 做 Fujitsu MONAKA 也刻意選較寬鬆的 9µm pitch。見 技術_SoIC。
來源
- web_辛耘_MicroBump技術電子報_20260825，辛耘企業 TechNews-287，2026-08-25 擷取（四層結構與各層功能、尺寸階梯、三大挑戰、混合鍵合接手門檻）