SoW

定義

SoW（System on Wafer）是把系統級整合推向整片晶圓或接近晶圓級的大面積封裝架構。與 技術_CoWoS 的 2.5D 多晶片封裝、技術_SoIC 的 3D 堆疊不同，SoW 更接近 wafer-scale integration，核心挑戰在大面積良率、供電 / 散熱、訊號互連、搬運與檢測。

技術位置

設備需求

圖解

flowchart TD
    A["晶片封裝整合路線"] --> B["CoWoS<br>單封裝內多 die + HBM"]
    A --> C["SoIC<br>垂直堆疊 die / wafer"]
    A --> D["SoW<br>晶圓級或接近晶圓級系統"]
    B --> B1["核心挑戰：中介層尺寸、HBM 整合、underfill、檢測"]
    C --> C1["核心挑戰：Hybrid bonding、薄化、對位、鍵合面潔淨"]
    D --> D1["核心挑戰：良率、供電、散熱、整片檢測、搬運"]
    D --> E["設備需求"]
    E --> E1["Wafer handling<br>大面積高價晶圓搬運與保護"]
    E --> E2["Bonding / stacking<br>弘塑 3131"]
    E --> E3["AOI / X-ray / CT<br>德律 3030"]
    E --> E4["濕製程 / 清洗<br>弘塑 3131"]

時程觀察

投資觀察

• SoW 仍屬早期架構，短期不宜直接外推營收；更適合作為設備驗證與客戶 roadmap 的長期觀察項。
• 若 SoW 導入，檢測設備密度會大幅提高，因為單片晶圓承載價值高、缺陷容忍度低。
• 與 技術_CoPoS 類似，SoW 會把傳統封裝設備推向更大面積、更高對位與更高潔淨度要求。

供應鏈

• 供應鏈_半導體製程設備
• 時程_2026_先進封裝產能

創意 SoW-X 規格（OCP 2026，2026-10）

創意（3443_創意電子（市））在 OCP 2026 簡報展示以台積電 SoW 平台為底的設計服務能力（報告_OCP2026_創意_AI運算記憶體連接擴展_20261015，2026-10，GUC 自述）：

• 規格：>40x reticle（>33,000 mm²）、最多 64 顆 HBM4E、TDP 20kW、峰值供電 30kW、HBM 溫度上限 95°C；以 UCIe 取代 SerDes，稱功耗 1/10、延遲 1/20。
• 定位：一片 SoW-X 晶圓取代 4 台 Quad GPU 伺服器加交換器托盤。與上方 TSMC 論壇「64 HBM、>40x reticle」說法一致（確認既有）。
• 無客戶與量產時程；屬能力展示。

圖說（創意簡報 p13）：左側多台 Quad GPU 伺服器加交換器托盤，右側換成一片 SoW-X 晶圓，標示 >40x reticle、64 HBM4E、TDP 20kW、峰值 30kW；來源 報告_OCP2026_創意_AI運算記憶體連接擴展_20261015。

學界路線：矽互連織構 Si-IF 與 scale-out（UCLA CHIPS，2026-01）

出處：報告_ChipScaleReview_Winter2026期刊_20260122，Chip Scale Review 2026 冬季號，Iyer（UCLA CHIPS）。

• Scale down vs scale out：scale down 追求密度（更細 bump pitch、更薄介電、更窄金屬線，對應 3D-IC 垂直頻寬）；scale out 追求面積，把整片 300mm 晶圓甚至 600mm 面板當成系統，容納大量記憶體與上千個處理核心。scale out 的難點不只 pitch，而是機械穩定、翹曲控制，以及在單一基板上組裝上千顆 dielet 的吞吐量與系統功能。
• Si-IF（silicon interconnect fabric）：以主動或被動矽晶圓作為高密度佈線平台。基板與 dielet 都是矽，CTE 完全匹配，熱循環下沒有有機載板的翹曲問題，整片晶圓可做到 7µm 以下的互連 pitch。
• 組裝方法：兩段式無焊料 Cu-Cu TCB，先 tacking 再整片批次退火，有效吞吐 >1,100 DPH，細節見 技術_TCB熱壓接合。
• 未來五年三大趨勢：chiplet 介面標準化（SuperCHIPS、BoW 這類與協定無關的簡單平行介面）、直接 Cu-Cu 鍵合、以及把液冷／兩相冷卻與微流道散熱器直接鍵合在組件上、最好不再用 TIM。

2026 TSMC 技術論壇 / Citi 更新（2026-05）

• SoWX：未來的 wafer-scale integration 平台，可整合 64 HBM stacks，達單一封裝整合接近整台 server rack 運算能力
• Super Exchange：未來「超級交換器」晶片將整合 64 HBM + 16 CoWoS，尺寸 >40x reticle，頻寬 100TB+
• 3DIC/CoWoS 產能 CAGR：2022-2027 >80%
• 來源：活動_台積電技術論壇_20260514、報告_Citi_台積電2330_20260513

相關頁面

• 分析_OCP2026_AI記憶體階層與客製晶片
• 分析_ChipScaleReview2026冬季號先進封裝