嵌入式基板

定義

嵌入式基板（Embedded Component Substrate / Embedded Component Packaging）是在 PCB、IC 載板或封裝基板內部預先形成 cavity / 內層空間，把被動元件、薄化 IC die、功率元件、電感線圈或電容結構埋入基板內，再用雷射鑽孔、銅柱、via、build-up 層與表面線路連接。它把原本只能放在板子上下表面的元件移到基板內部，目標是縮短電源 / 訊號路徑、降低 ESL / 寄生電感、縮小模組面積並改善散熱。

使用者提到的「把 MLCC 嵌入基板裡」屬於 embedded passive 的一種方向；公開資料中，Murata iPaS 已公開電容 / 電感嵌入基板方案，但其 capacitor iPaS 是整合電容板產品，並非直接宣稱把標準 MLCC 顆粒大量埋入 ABF 載板。投資研究上應區分：標準 MLCC 表面貼裝、低 ESL MLCC / 矽電容靠近 die、以及真正 embedded capacitor / passive substrate 三種路線。

圖解

flowchart TB
  Die[ASIC / GPU / PMIC / Power IC] --> Top[表面互連 / C4 bump / micro bump]
  Top --> Sub[嵌入式基板 build-up layers]
  subgraph Sub[Embedded substrate]
    Cap[Embedded capacitor<br/>低 ESL 去耦 / VPD]
    Ind[Embedded inductor<br/>平面線圈 / power inductor]
    Chip[Embedded die<br/>薄化 IC / power device]
    Cu[銅柱 / via / RDL<br/>垂直導通與散熱]
  end
  Sub --> PCB[系統 PCB / 電源模組]
  Cap --> PDN[縮短 PDN 電流路徑]
  Chip --> Mini[縮小模組面積]
  Cu --> Thermal[散熱與高電流承載]

圖說：嵌入式基板把電容、電感或薄化晶片移到基板內部，再透過雷射 via / 銅柱與 build-up 線路連到表面晶片和下層 PCB。

技術原理

1. 元件薄化 / 低高度化：IC die 可先背磨至數十微米等級；TDK 公開 SESUB 可將晶片薄化到 50um，嵌入四層塑膠基板後總厚度約 300um。被動元件若要內埋，也需做成薄片、薄型封裝或可層壓結構。
2. 內層 cavity / recess 製作：AT&S ECP 說明會用雷射在內層移除特定區域，將元件放入 recess，後續再雷射鑽孔建立連接。
3. build-up / lamination：元件固定後，透過壓合、介電層、銅箔 / 種子層與增層製程，把元件包埋在基板中。
4. 垂直互連：用雷射 via、銅柱、RDL 或焊點把嵌入元件的端點連到上層晶片、下層 PCB 或側邊電源路徑。
5. 測試與可靠度：埋入後元件不可像表面貼裝一樣返修，製程必須在前段就確認 KGD / known good passive、空洞、翹曲、熱循環與濕熱可靠度。

關鍵參數 / 判斷指標

公開推動與量產資料

與 MLCC / 電容的關係

AI GPU / ASIC 的供電網路需要從 VRM 到 die 端分層去耦。傳統做法是在 PCB / 載板表面大量放置 MLCC，靠近晶片以降低 loop inductance；但當功耗上升、電流路徑縮短需求提高，embedded capacitor 可把去耦元件移入基板內部，進一步降低 ESL 與佔板面積。

要注意三個區別：

因此，「把 MLCC 嵌入基板」不是單純把現有 MLCC 顆粒塞進 ABF，而是要看元件是否有薄型化、端點設計、層壓可靠度與 via 連接設計。Murata iPaS 與 TDK SESUB 顯示方向成立，但實際產品可能是嵌入式電容結構、薄型電容、矽電容或客製被動元件，不一定等於標準 MLCC。

應用場景

• AI GPU / ASIC 垂直供電（技術_VPD，Vertical Power Delivery）
• PMIC / DC-DC 電源模組、SPS、DrMOS / power stage 周邊
• 手機、穿戴、IoT 的小型 SiP 模組
• 車用與工業功率模組
• RF / sensor / Bluetooth / PMU 等高度小型化模組

技術瓶頸 / 風險

• 良率疊乘：基板本身、埋入元件、via 連接與表面封裝都會疊加良率損失。
• 不可返修：被動元件或 die 一旦埋入，後段失效通常無法像 SMT 一樣更換。
• 熱膨脹不匹配：陶瓷、矽、銅、樹脂 / molding compound 的 CTE 不同，熱循環可能造成裂紋、delamination 或 via 失效。
• 設計生態系：需要封裝 / PCB / 元件 / EDA 協同，設計規則不像標準 MLCC SMT 那麼成熟。
• 成本與應用選擇：只有在高電流、高頻、極小尺寸或高可靠度需求足以抵消成本時，才會取代表面貼裝。

關鍵廠商

相關技術

• 技術_MLCC：表面貼裝與低 ESL 電容仍是主流基礎。
• 技術_矽電容：高密度去耦 / IPD，可與 embedded substrate 互補。
• 技術_ABF載板：高階 IC 載板主流材料 / 工法，部分 embedded bridge / passive 路線需與 ABF 生態系整合。
• 技術_EMIB-T：局部矽橋嵌入 ABF 載板，是 embedded silicon bridge 的先進封裝分支。
• 技術_FOPLP：面板級封裝與嵌入式 die / module integration 有工法相鄰性。

供應鏈

→ 供應鏈_AI伺服器板上電源

來源

• research_嵌入式基板與C4Bump公開資料_20260526
• 活動_恆勁科技_2026Q1法說_20260526
• AT&S ECP Technology：https://ats.net/en/technologies/ecp/
• TDK / ASE embedded substrate JV：https://www.tdk.com/en/news_center/press/201505081830.html
• TDK SESUB 技術文章：https://www.tdk.com/en/tech-mag/inductive/004
• Murata iPaS：https://corporate.murata.com/en-us/technology/technology-applications/integrated-package-solution

相關頁面

• 技術_PMIC
• 技術_多相位供電
• 技術_C4_Bump
• 技術_QFN與aQFN
• 技術_導線架