定義
RISC-V 是一套開源、免授權費的精簡指令集架構（ISA），2010 年源自 UC Berkeley，現由總部位於瑞士的 RISC-V International 維護。與 x86（Intel / AMD 專屬）、Arm（授權費 + 權利金模式）不同，任何公司都可以免費取得指令集規格自行設計 CPU，或向 IP 商購買現成核心。2025–2026 年 RISC-V 已與 x86、Arm 並列三大主流運算架構，滲透路徑從 MCU / 嵌入式控制核心一路往 AI 加速器與伺服器級 CPU 延伸。
與 x86 / Arm 的比較
| 面向 | x86 | Arm | RISC-V |
|---|---|---|---|
| 授權模式 | 封閉（Intel / AMD 交叉授權） | 授權費 + 每顆權利金 | 指令集免費，IP 核心可自研或購買 |
| 生態成熟度 | 伺服器 / PC 最成熟 | 行動裝置獨大、伺服器成長中 | MCU / 嵌入式成熟，應用處理器起步 |
| 客製彈性 | 極低 | 中（架構授權才可改） | 最高：模組化擴展、可加自訂指令 |
| 主要風險 | 生態衰退 | 授權費調漲、Arm 自己做晶片 | 碎片化、高階軟體生態尚淺 |
架構特點
- 模組化 ISA：基礎整數指令集（RV32I / RV64I）極小，其餘功能（向量 RVV、浮點、原子操作、虛擬化⋯）以擴展模組選配，適合 domain-specific 設計——AI 加速器只挑需要的模組，省面積省功耗。
- 可加自訂指令：晶片商可以在標準指令外加入專有加速指令（如 AI dot-product），這是 CSP 自研晶片偏好 RISC-V 的核心原因之一。
- RVA23 profile（2024-10 批准）：解決碎片化的關鍵標準——首次把 RVV 向量擴展與 Hypervisor 虛擬化列為強制，成為應用處理器（跑 Linux）的統一底座；Canonical 宣布 Ubuntu 25.10 起 RISC-V 版本以 RVA23 為硬體門檻。後續 RVA23.1 與 RISC-V Server Platform Spec 1.0 制定中。
生態系分層
| Layer | 角色 | 代表玩家 |
|---|---|---|
| 標準組織 | ISA 規格、profile 制定 | RISC-V International（英飛凌 2025 以 Premier 會員加入）；RISE 軟體聯盟（Google、NVIDIA、Intel、高通、聯發科 為發起成員） |
| CPU IP 供應商 | 授權現成核心 | SiFive（美，龍頭）、晶心科 Andes（台股最純標的）、平頭哥 T-Head（陸）、Tenstorrent（Ascalon 核心） |
| 自研晶片採用端 | AI 加速器內嵌 / host CPU | Meta MTIA（PE 內建 RISC-V vector core，採晶心科 IP）、NVIDIA（GPU 內部控制核心大量用 RISC-V）、Google、Tenstorrent Blackhole（768 顆自研 RISC-V 核心） |
| 設計服務 / 周邊 IP | 整合 RISC-V 核心做 ASIC | 3035_智原（市）、3443_創意電子（市）、6643_M31（櫃）（基礎元件 IP）、力旺（3529，安全 / OTP IP 配套） |
| 製造 | 先進製程 + 先進封裝 | 2330_台積電（市）（OIP 納入 Andes / SiFive，高階 RISC-V 量產幾乎唯一選擇） |
市場規模與滲透率
- The SHD Group 預測：RISC-V SoC 出貨量 2031 年達 359 億顆，全球滲透率從 2021 年 2.5% 升至 2031 年 33.7%。
- RISC-V 技術市場產值 2025 年約 US$13–23 億、2026 年約 US$19–30 億（各市調機構區間差異大，數字待核對），CAGR 約 24–43%。
- 滲透順序：MCU / 嵌入式（已成熟）→ 邊緣 AI / 車用 → AI 加速器內嵌核心（進行中）→ 伺服器級 host CPU（最後一哩，2026 仍在早期）。
2025–2026 關鍵進展
| 時間 | 事件 | 意義 |
|---|---|---|
| 2024-10 | RVA23 profile 批准 | 應用處理器統一底座，終結碎片化的起點 |
| 2025-07 | NVIDIA 宣布 CUDA 支援 RISC-V host CPU | RISC-V CPU 可調度 NVIDIA GPU，取代 x86 / Arm host 的門票；前提是硬體符合 RVA23，截至 2026 年中仍為 work-in-progress |
| 2026-01 | SiFive 與 NVIDIA 合作，NVLink Fusion 整合進 SiFive 資料中心平台 | RISC-V CPU 與 NVIDIA GPU cache-coherent 直連，伺服器級入場證 |
| 2026-03 | Meta 擴大 MTIA 產品線（300 / 400 / 450 / 500），MTIA 300 量產 | CSP 自研 AI 晶片深度綁定 RISC-V 核心（晶心科為 IP 供應商） |
| 2026-04 | SiFive 完成 G 輪 US$4 億融資（估值 US$36.5 億）；Tenstorrent Blackhole 全面出貨 | 伺服器級 RISC-V CPU IP 研發加速 |
| 2026 年中 | 市場傳高通洽購 Tenstorrent（約 US$80–100 億） | 僅市場傳聞；若成真代表大廠願付溢價取得 RISC-V 資料中心佈局 |
台股映射
| 公司 | 角色 | 曝險純度 |
|---|---|---|
| 6533_晶心科（市） | 全球三大 RISC-V CPU IP 商，Meta MTIA 供應商；高階 Cuzco / AX66 授權單價約為舊系列 10 倍，AI 相關佔營收約 4–5 成；2026 定調營運轉折年、6 月營收創新高（授權金集中認列，數字待核對） | 最純 |
| 2454_聯發科（市） | 晶心科主要股東；天璣 / Wi-Fi / IoT SoC 的副控核心導入 RISC-V 降低 Arm 授權負擔；RISE 發起成員 | 低（間接） |
| 2330_台積電（市） | OIP 生態 + 先進製程，高階 RISC-V 晶片量產唯一依靠 | 低（受惠所有架構） |
| 3035_智原（市）、3443_創意電子（市） | CSP RISC-V 自研晶片的設計服務 / NRE 與量產 | 低–中（看專案） |
| 6462_神盾（櫃） | 集團邊緣 AI / 車用 MCU 導入 RISC-V 核心 | 低 |
| 力旺（3529，無獨立頁） | RISC-V MCU / IoT 安全晶片的 OTP / PUF IP 配套權利金 | 低 |
投資觀察
- 需求端動力有三：① CSP 自研 AI ASIC 潮——要客製指令與省 Arm 授權費，RISC-V 是預設選項；② 中國去美化——地緣風險使開源架構成為戰略選擇；③ NVIDIA 開放 CUDA host 支援後，RISC-V 首度拿到進入 AI 伺服器主平台的門票。
- IP 商的商業模式槓桿：授權金（license）一次性認列造成營收大幅波動（晶心科單月 +247% 即此性質），權利金（royalty）才是滲透率的長期複利；判讀時要分開看。
- 最大風險是軟體：MCU 級生態已無虞，但伺服器級要跑通 OS、虛擬化、編譯器與應用棧仍需數年；RVA23 + Ubuntu + CUDA 三件事同向，是 2025–2026 最重要的邊際變化。
- 對台股而言短期實質受惠集中在 IP 授權（晶心科），設計服務與晶圓代工屬「架構中立」受惠，不因 RISC-V 而額外加分太多。
相關技術
來源
- 技術定義為 RISC-V 公開規格（RISC-V International）與產業常識彙整。
- agy grounded search（2026-07-14 擷取）：RISC-V 生態系與出貨量預測（The SHD Group）、NVIDIA CUDA on RISC-V（2025-07 RISC-V 中國峰會宣布）、SiFive G 輪與 NVLink Fusion、Meta MTIA 300–500、RVA23 / Ubuntu 25.10、晶心科 2025–2026 營運（工商時報 / UDN 報導轉述，財務數字待核對）。
- 本庫既有頁：技術_MCU（MCU CPU core 選項脈絡）。