技術_RDL

定義

Redistribution Layer（重佈線層），在晶片或晶圓表面製作金屬線路，將 I/O pad 從原始位置重新分佈，以符合封裝所需的 bump 位置與間距。RDL 是先進封裝的核心製程，也是 PSPI 材料的主要應用場景。

圖解

圖說：RDL 中介層與矽中介層技術比較：介電材料、線寬線距、成本差異一覽，以及 CoWoS-R、CoWoS-S、FOCos 各代表技術定位。

圖說：2023–2026(F) CoWoS 需求趨勢圖：CoWoS-R 需求隨先進封裝擴張，PSPI 等 RDL 介電材料需求同步增長。

flowchart TD
    subgraph 中介層路線選擇
    SiO2[SiO2 矽中介層
高成本 需晶圓廠製造
CoWoS-S]
    RDL路線[RDL 中介層
低成本 封裝廠製造
PSPI/PBO 介電材料]
    end

    subgraph RDL封裝形式
    CoWoS-R --> RDL路線
    FOCoS --> RDL路線
    FOPLP --> RDL路線
    end

    subgraph PSPI材料
    正型PSPI[正型 PSPI
達興材料/永光/長興]
    負型PSPI[負型 PSPI
三福化]
    RDL路線 --> 正型PSPI
    RDL路線 --> 負型PSPI
    end

技術原理

RDL 製程在晶片/晶圓表面依序：

1. 介電層塗布：塗布 PSPI（感光聚醯亞胺）或 PBO（聚苯惡唑）
2. 圖形化：UV 曝光 + 顯影，形成通孔圖案
3. 金屬化：濺鍍種子層（TiCu）+ 電鍍銅佈線
4. 平坦化：重複上述步驟，形成多層 RDL

PSPI 在 RDL 中的角色

傳統 RDL 使用 SiO2 作介電層（需晶圓廠設備），現代先進封裝轉向 PSPI/PBO：

• 可在封裝廠使用一般微影設備處理，大幅降低成本
• PSPI 光敏特性允許直接圖形化，省去額外 SiO2 蝕刻步驟
• 正型 PSPI（水系顯影）：環保，海外廠商主導（~90% 市占），台灣廠商有進口替代機會
• 負型 PSPI（有機溶劑顯影）：技術成熟，三福化為台灣主供

關鍵技術趨勢

• CoWoS-R：以 RDL 取代矽中介層，降低成本但密度略低
• FOCoS（Chip Last）：先製作 RDL 再放置晶片
• FOPLP RDL First：在面板上先製作 RDL，再進行晶片嵌入，有利大面積封裝與成本
• 線寬/線距（L/S）推進：2µm L/S → 1µm L/S 趨勢，推動 PSPI 材料升級

技術瓶頸 / 風險

• 大面積封裝翹曲（FOPLP 尤為嚴重）
• L/S 推進至 1µm 以下的圖形解析度
• PSPI 材料與金屬間的黏附性與可靠性

關鍵廠商

材料端（PSPI / 顯影 / 清洗）

環節	廠商	角色
正型 PSPI 介電材料	5234_達興材料（市）	RDL 介電層材料
正型 PSPI	1711_永光（市）	光阻/PSPI 材料
正型 PSPI	1717_長興（市）	PSPI 封裝材料
負型 PSPI 顯影材料	4755_三福化（市）	有機溶劑系顯影液
封裝清洗劑	1773_勝一（市）	RDL 製程清洗

設備端（金屬化與平坦化）

RDL 製程步驟 3（金屬化）與步驟 4（平坦化）所需設備，與玻璃載板六大製程的 PVD/電鍍/CMP 段重疊；台廠近年從玻璃載板供應鏈延伸切入 RDL 金屬化設備：

環節	廠商	角色
種子層 PVD 濺鍍	3580_友威科（櫃）	真空濺鍍領導；玻璃孔壁 / RDL TiCu 種子層
電鍍銅佈線	3485_敘豐（櫃）	濕製程電鍍自動化標竿；多段電流密度控制
平坦化 / CMP 研磨	5443_均豪精密（櫃）	半導體設備聯盟核心；亞微米級平整度，控制多層 RDL 累積翹曲

詳細製程瓶頸與國際對手見 玻璃載板六大關鍵製程設備。

相關技術

• 技術_PSPI
• 技術_TSV
• 技術_玻璃芯基板

供應鏈

→ 供應鏈_半導體特化耗材 → 供應鏈_玻璃芯基板

來源

• 報告_福邦_半導體特化耗材展望202603，報告日：2026-03
• 報告_呂紹旭_玻璃載板FOPLP_20260508，報告日：2026-05-08（PVD/電鍍/CMP 設備關鍵模組）
• memo_玻璃載板FOPLP台廠設備_20260510，2026-05-10（RDL 金屬化臺廠設備商：友威科、敘豐、均豪精密）