定義
LPDDR（Low Power DDR）是低功耗 DRAM 標準，原本主力應用在手機、平板與輕薄筆電，近年因 AI PC、Edge AI 與資料中心 CPU 低功耗需求升溫，被放進更高效能平台。LPDDR5 / LPDDR5X 的重點是用較低電壓、較短走線與高資料速率，在功耗受限系統中提供高頻寬。
與 DDR5 的差異
| 面向 | LPDDR | DDR5 |
|---|---|---|
| 核心目標 | 低功耗、高頻寬 / watt | 高容量、可維修、伺服器 RAS |
| 典型封裝 | PoP、板上直焊、CAMM / SOCAMM | DIMM 插槽、RDIMM / UDIMM |
| 可維修性 | 傳統直焊不可換 | DIMM 可換 |
| 走線 | 短距離、靠近 SoC / CPU | 透過插槽與 DIMM 佈線 |
| 應用 | 手機、AI PC、Vera CPU SOCAMM、Edge AI | server、PC、workstation |
架構路線
flowchart TB
LP[LPDDR] --> POP[PoP / 封裝堆疊<br/>手機 AP]
LP --> SOLDER[板上直焊<br/>AI PC / embedded]
LP --> CAMM[LP-CAMM / SOCAMM<br/>模組化低功耗記憶體]
CAMM --> SOCAMM[[技術_SOCAMM2]]
LP --> DOL[[技術_DRAM-on-Logic]]
圖說：LPDDR 從手機封裝擴展到 AI PC 與 AI 伺服器 CPU 旁的模組化方案，SOCAMM2 是資料中心化的重要分支。
關鍵參數
| 指標 | 意義 | 觀察重點 |
|---|---|---|
| Data rate | LPDDR5X 等世代速度 | 是否能支援 CPU / NPU 推論頻寬 |
| Power per bit | 每 bit 傳輸能耗 | Mobile 與 rack TCO 的核心 |
| Package / module | PoP、BGA、CAMM、SOCAMM | 影響維修、良率與主板設計 |
| Capacity | 單封裝 / 單模組容量 | Edge AI 與 CPU host memory 是否足夠 |
| Signal integrity | 短走線與壓接接觸品質 | 高速 LPDDR 模組化門檻 |
應用場景
- 手機 / 平板：傳統最大市場，與 AP 封裝和功耗管理緊密耦合。
- AI PC / Edge AI：需要在電池與散熱限制下跑本地模型，LPDDR 容量與頻寬成為賣點。
- AI 伺服器 CPU：NVIDIA Vera CPU 採 SOCAMM2 / LPDDR5X 思路，把低功耗記憶體模組化。
- 車用 / 機器人：邊緣推論平台需要高頻寬與低功耗，但須滿足溫度與可靠度規格。
投資觀察
- LPDDR 走向模組化後，投資重點不只在 DRAM 原廠，也包含 技術_SOCAMM2 連接器、壓接結構、模組與測試。
- LPDDR 與 DDR5 不是單純替代：LPDDR 強在功耗與短距離頻寬，DDR5 強在伺服器標準化與可維修性。
- 若 Edge AI 推論從雲端外溢到手機、PC、車用與機器人，LPDDR 容量與頻寬需求會同步上升。
- 南亞科 2Q26 法說（2026-07-10）：DDR4 與 LPDDR4 合計占其產品組合近 70%（DDR5、DDR3 各約 10%），公司短期不打算提高 DDR5／新世代 LPDDR 比重，主因產能有限且優先滿足既有客戶對 DDR4/LPDDR4 的強勁需求（活動_南亞科2408_法說memo_20260710、2408_南亞科技（市））。
相關技術
來源
- 技術定義為 LPDDR 公開架構知識彙整。
- 本庫既有頁：技術_SOCAMM2、技術_DRAM-on-Logic、分析_SOCAMM2連接器投資機會。
- 活動_南亞科2408_法說memo_20260710 — 南亞科 2Q26 法說，2026-07-10；DDR4/LPDDR4 產品組合占比