Stock LLM Wiki

技術_矽電容

閱讀時間約 5 分鐘

技術_矽電容

定義

矽電容（Si-Cap / Silicon Capacitor）是利用半導體製程在矽基板上製作的高密度被動電容，可作為 IPD（Integrated Passive Device）放入先進封裝，用於改善高速 AI ASIC / HBM 封裝的電源完整性與訊號完整性。

在 AI 加速器封裝中，矽電容的投資重點不是傳統被動元件顆數，而是先進封裝把更多去耦、穩壓與高頻雜訊抑制功能推進封裝內，讓成熟 DRAM / 記憶體製程重新成為高價值元件產能。

圖解

flowchart LR
  TPU[AI ASIC / TPU] --> PKG[EMIB-T / CoWoS 封裝]
  HBM[HBM / HBM4E] --> PKG
  SICAP[Si-Cap / IPD 矽電容] --> PKG
  PKG --> SI[改善 power integrity / signal integrity]

  AP[愛普<br/>S-SiCap 設計] --> SICAP
  PSMC[力積電<br/>晶圓代工] --> SICAP
  SEMCO[SEMCO<br/>Si-Cap 供應] --> SICAP
  WBD[華邦電<br/>潛在 legacy DRAM 產能] -. 可能合作 .-> SEMCO

圖說：Morgan Stanley 2026-05-21 報告指出，SEMCO 大額 Si-Cap 合約可能主要供應下一代 TPU 的 EMIB-T；legacy DRAM 製程適合 Si-Cap 製造，因此台灣 DRAM / 記憶體代工產能也可能被重新評價。

技術原理

  • 高密度去耦：矽製程可在小面積內提供高電容密度，放在封裝內縮短電源迴路，降低高速切換造成的電壓雜訊。
  • 封裝內 IPD：可整合在 ABF / silicon bridge / interposer 相關結構附近，服務 ASIC、HBM、I/O die 的電源與訊號需求。
  • 成熟 DRAM 製程可轉用：MS 指出 legacy DRAM process 適合 Si-Cap fabrication，代表舊型記憶體製程不只受記憶體循環影響，也可能轉向 AI 先進封裝被動元件。
  • 長約化：Si-Cap 供給呈寡占，MS 認為客戶更可能與供應商簽長約，以鎖定 2027-2028 產能。

關鍵參數 / 判斷指標

指標意義觀察重點
封裝導入位置決定 ASP 與驗證門檻EMIB-T、CoWoS、interposer / landside capacitor
電容密度 / ESR / ESL影響高頻去耦能力是否滿足 TPU / HBM4E 高速封裝
製程來源決定供給彈性legacy DRAM、成熟節點晶圓代工
長約金額與期間反映客戶鎖產能意願SEMCO W1.5 兆、2027-2028 合約

關鍵廠商

環節廠商角色
Si-Cap / IPD 設計6531_愛普（市）S-SiCap、LSC、IPD；由力積電代工，切入 EMIB / CoWoS 題材
晶圓代工6770_力積電（市）AP Memory S-SiCap 代工；MS 估 2026 / 2027 / 2028 占營收 3% / 5% / 9%
Si-Cap 供應009150.KR(semco)MS 報告提及 W1.5 兆 Si-Cap 長約，可能供應下一代 TPU EMIB-T
潛在 legacy DRAM 產能2344_華邦電（市）MS 認為 PSMC 產能滿載下，華邦電可能成為 SEMCO 潛在合作夥伴

應用場景

  • Google / hyperscaler TPU 或客製 ASIC 封裝
  • EMIB-T / CoWoS 等先進封裝內去耦與 IPD
  • HBM4E 與高速 I/O 供電完整性
  • AI GPU / HPC 封裝中的 landside capacitor、interposer capacitor 與 embedded IPD

技術瓶頸 / 風險

  • Si-Cap 需求雖快速放大，但不同客戶與封裝平台採用的規格、位置與供應商可能不同，台廠不一定直接吃到 SEMCO 合約。
  • 若 PSMC 產能滿載，台灣第二供應來源需要通過客戶與 SEMCO 驗證，時程與營收占比仍待確認。
  • 矽電容與一般 MLCC / PCB 電容功能部分重疊，但封裝內 IPD 的設計認證時間長，不宜用傳統被動元件週期直接外推。

相關技術

來源

關係圖譜

反向連結