供應鏈_Google_TPU客製ASIC
Google TPU 客製 ASIC 供應鏈:以 Broadcom(Top Die)+ 聯發科(Base Die) 雙設計夥伴、台積電 N2P 代工、HBM4E 記憶體為核心。來源 產業_SemiAnalysis_BroadcomTPU_Pumafish取消_20260518(SemiAnalysis,2026-05-18)。
供應鏈結構圖

圖說:TPU v10(Icefish)封裝 floorplan——中央為 Top Die(N2P)+ 多顆 Base Die(N2P)+ 左右 I/O Die(N2P),上下環繞共 16 顆 HBM4E 堆疊;全採 N2P 製程的 chiplet 異質整合。
flowchart TB classDef foundry fill:#d0bfff classDef core fill:#a5d8ff classDef mem fill:#c3fae8 classDef customer fill:#fff3bf G[Google<br/>TPU 設計主導 / 終端]:::customer BRCM[Broadcom<br/>Top Die N2P]:::core MTK[聯發科 2454<br/>Base Die N2P]:::core IO[I/O Die N2P]:::core HBM[16× HBM4E<br/>Samsung / SK hynix / Micron]:::mem TSMC[台積電<br/>N2P 代工 + 先進封裝]:::foundry PKG[TPU 封裝模組] G --> BRCM G --> MTK BRCM --> PKG MTK --> PKG IO --> PKG HBM --> PKG TSMC -. N2P 製造 .-> BRCM TSMC -. N2P 製造 .-> MTK TSMC -. 先進封裝 .-> PKG
各環節廠商
設計夥伴(ASIC)
| 廠商 | 角色 | 備註 |
|---|---|---|
| 2454_聯發科(市) | Base Die(N2P) | 台股映射主軸;切入 Google TPU base die 設計 |
| Broadcom(AVGO) | Top Die(N2P) | TPU 主要 ASIC 設計夥伴 |
| 設計主導 / 終端客戶 | 自研 TPU,定義架構與路線圖 |
製造 / 封裝
| 廠商 | 角色 | 備註 |
|---|---|---|
| 2330_台積電(市) | N2P 代工 + 先進封裝 | Top/Base/I/O die 皆 N2P;chiplet 異質整合 |
HBM / 記憶體
| 廠商 | 角色 | 世代 |
|---|---|---|
| Samsung / SK hynix / Micron | HBM4E 供應 | 單顆 TPU 用 16× HBM4E(見 技術_HBM) |
TPU 世代路線圖(報告揭露)
數字 / 日期 OCR 不確定
來源為截圖表格,OCR 不可靠;以下狀態為使用者確認之可靠事實,tape-out / 量產日期僅供參考(report-stated,低中信心)。
| 世代 | 晶片代號 | 狀態 | 製程 / 記憶體 |
|---|---|---|---|
| TPU v8i | Sunfish / Hellcat | 已 tape out / 出貨中(lifecycle 延長至 Icefish) | N2P / HBM4E |
| TPU v8t | Zebrafish | 另一設計軌 | N2P / HBM4E |
| TPU v9 | Pumafish / Bladerunner | 取消(Canceled) | N2P / HBM4E |
| TPU v9 | Humufish / Helios | 另一設計軌 | N2P / HBM4E |
| TPU v10 | Icefish | 提前(pulled in),約 Mid 2027(報告,OCR 不確定) | N2P / HBM4E |
| TPU v10 | Helios Next | 另一設計軌 | N2P / HBM4E |
競爭格局 / 觀察重點(投資視角)
- 聯發科(2454)切入 TPU Base Die 是台股映射核心:客製 ASIC 設計服務 + 先進製程 + HBM4E 整合的綜合題材,詳見 2454_聯發科(市)。
- Pumafish(v9)取消、Icefish(v10)提前:路線圖收斂直接影響 Broadcom / 聯發科的 ASIC 營收認列節奏與 tape-out 排程。
- 16× HBM4E:客製 ASIC 對 HBM4E 的拉貨量大,與 技術_HBM、技術_CoWoS 先進封裝產能連動。
- N2P 集中:Top / Base / I/O die 皆 N2P,台積電 2nm-class 產能為共同瓶頸。
- 報告同時更新 Nvidia 路線圖(Blackwell → Rubin → Rubin Ultra → Vera CPU / CPX)與 ByteDance ASIC,惟單位 / 營收數字 OCR 不可靠,未引用具體數值;Nvidia 機櫃供應鏈見 供應鏈_Vera_Rubin_NVL72機櫃。
來源
- 產業_SemiAnalysis_BroadcomTPU_Pumafish取消_20260518,SemiAnalysis,2026-05-18