定義
客製 HBM（Custom HBM, cHBM）是打破 JEDEC 標準介面邊界的 HBM 架構：DRAM core die 不變，但 base die（基底邏輯晶粒）改用先進邏輯製程客製化，把 HBM controller、標準 PHY、管理監控、甚至客製邏輯與擴充介面從加速器（XPU）搬進 HBM 堆疊底部。
JEDEC 標準固定了 HBM 堆疊與 host 之間的介面——好處是互通性（任何記憶體廠的 HBM 配任何相容 host），代價是功耗、效能與面積：host ASIC 必須實作標準 HBM PHY 並繞出超寬平行介面，pad 位置與 breakout 規則都被綁死。封裝越大、HBM 越快，這條固定邊界對 shoreline（晶粒邊緣可用長度）、繞線密度、供電與訊號完整性的限制越痛。
Marvell 揭露的架構與量化效益（ECTC 2026）
Marvell 自 2024 年 Analyst Day 提出概念、Hot Chips 2025 揭露 base die floorplan，至 ECTC 2026 補齊封裝級細節：
| 項目 | 數據 | 意義 |
|---|---|---|
| host ASIC 的 HBM PHY 面積 | −60% | 釋放給運算/快取/IO |
| 範例組態頻寬 | 1024 通道 @32Gb/s = 4.1 TB/s | 等效 2048-bit JEDEC HBM4E @16Gb/s |
| 中介層通道長度 | 6.5mm → 1.5mm | beachfront 深度 −67%，繞線壅塞大減 |
| 中介層 | 有機 RDL 取代矽中介層 | 降成本；9 層 2/2µm L/S 維持不變下頻寬提升 |
有機 RDL 線寬遠粗於矽中介層/矽橋，Marvell 靠分區客製遮蔽與繞線 pattern 控制串擾、最大化頻寬密度。
圖說：Marvell 投影片——Standard vs Custom HBM 的 XPU 佈局對比，列 70% lower interface power、25% more XPU silicon area、33% more HBM stacks、Superior TCO。來源：Marvell Industry Analyst Day 2024 © SemiAnalysis
圖說：Marvell custom HBM 定義投影片——Standard HBM PHY→D2D PHY、HBM controller 移入 logic base die、3D 堆疊分層示意（D2D PHY／Protocol/QoS/RAS／DRAM controller／DFI2TSV／3D TSV PHY／Expansion）。來源：Marvell Hot Chips 2025 © SemiAnalysis
圖說：Standard vs Custom HBM 的 base die 與 host ASIC floorplan 對比——cHBM base die 含 Custom Logic、NOC+Custom Bridge、Expansion Interfaces，host 側 core 面積放大。來源：Marvell, ECTC 2026 © SemiAnalysis
產業採用
- NVIDIA：GTC 宣布 Feynman 世代採用客製 HBM。SemiAnalysis 估 Rubin GPU 約 16% die 面積花在 HBM 相關邏輯與 PHY——cHBM 把這塊負擔移到 base die，動機與 Marvell 相同（更高頻寬、更低功耗、省加速器面積）
- 擴充介面：base die 可作第二記憶體控制器，外擴 LPDDR 或第二層 HBM，不占加速器 die shoreline——與 AMD MI450／未來 MI500 支援 LPDDR 擴容的路線直接相關
熱設計連動
cHBM 把 controller 與更多邏輯搬進 base die → base die 功耗放大 → HBM 堆疊的熱瓶頸從 GPU-HBM 串擾轉向堆疊本身（Samsung 量測：base die 功耗 ×3 時，GPU-HBM 串擾占總熱阻比例從 13% 掉到 5%）。這使混合鍵合（HCB）取代 TCB 的熱效益更關鍵，詳見 技術_HBM 與 技術_混合鍵合。
投資判讀
- base die 從 DRAM 製程升級為先進邏輯製程 = 在記憶體三雄之外新增一塊先進邏輯代工 TAM，2330_台積電（市） 是天然受惠者（base die 代工 + GPU 面積釋放給運算 = 更高 wafer 價值）
- 記憶體廠角色轉變：DRAM core 仍是三雄的，但介面價值部分讓渡給邏輯代工與設計服務——對 Samsung/SK hynix/Micron 中性偏正（cHBM 單價更高），對 IP/設計服務（Marvell、可能含台系設計服務）是新戰場
- 有機 RDL 中介層替代矽中介層的示範，長期利多 panel 級 RDL 與 CoWoS-R 類平台（見 技術_RDL）
來源
- 報告_SemiAnalysis_ECTC2026先進封裝_20260702，SemiAnalysis，2026-07-02（Marvell cHBM 封裝細節、NVIDIA Feynman、AMD LPDDR 擴容、−60% PHY 面積、4.1TB/s）