技術_光模組訊號傳輸路徑

定義

光模組訊號傳輸路徑是指 switch ASIC / SerDes 與光收發模組之間,從電訊號、光訊號再回到電訊號的完整鏈路。800G / 1.6T 世代中,瓶頸不只在雷射、PD 或光纖,也在模組 PCB、金手指、linear driver、TIA、供電雜訊與 host SerDes 的等化能力。

在 LPO 架構下,模組內 DSP 被移除,原本由 DSP 承擔的 CDR / equalization / FEC / waveform cleanup 轉移到 switch ASIC / SerDes。這使「電氣路徑」變成 LPO 是否可量產的核心:SerDes、金手指、低損耗 PCB、driver / TIA 與 PMIC 必須共同維持足夠乾淨的 PAM4 訊號。

圖解

圖說:矽力杰光模組應用方案截圖。圖中可見光模組內 power tree 對應 Golden Finger、Protector、Negative Charge Pump、Buck-Boost、Laser Driver、TIA、PIN/APD bias、LV Buck、PLL / core 等區塊。這張圖的重點是:訊號路徑與電源路徑在模組內高度耦合,LPO 拔除 DSP 後,低雜訊供電直接影響 TIA / driver 的類比訊號品質。

發射端路徑:電訊號轉光訊號

flowchart LR
  ASIC[Switch ASIC] --> SERDES[Host SerDes<br/>112G / 224G PAM4]
  SERDES --> GF[Connector + Golden Finger<br/>阻抗連續 / return loss]
  GF --> PCB[光模組 PCB / Paddle Card<br/>低損耗 CCL]
  PCB --> DRV[Linear Driver<br/>EML / MZM / SiPh driver]
  DRV --> LASER[Laser / Modulator<br/>EML / VCSEL / MZM]
  LASER --> FIBER[Optical Fiber]

  PMIC[光模組 PMIC] -. low-noise rail .-> DRV
  PMIC -. bias / charge pump .-> LASER

發射端的核心工作是把 switch ASIC 內部並行資料經 SerDes 串行化後,穿過金手指與模組 PCB,進入 laser / modulator driver,再驅動 EML、VCSEL、MZM 或 SiPh modulator 產生光訊號。LPO 因為少了 DSP,driver 不能再依賴模組端數位補償,對線性度、jitter、THD、阻抗匹配與供電雜訊更敏感。

接收端路徑:光訊號轉電訊號

flowchart LR
  FIBER[Optical Fiber] --> PD[PIN / APD<br/>Photodetector]
  PD --> TIA[TIA<br/>電流轉電壓 / 低雜訊放大]
  TIA --> PCB[光模組 PCB / Paddle Card]
  PCB --> GF[Golden Finger + Connector]
  GF --> SERDES[Host SerDes<br/>equalization / FEC]
  SERDES --> ASIC[Switch ASIC]

  PMIC[光模組 PMIC] -. buck-boost / LDO .-> TIA
  PMIC -. PIN / APD bias .-> PD

接收端先由 PIN / APD 把光轉成微弱電流,再由 TIA 放大成電壓訊號。LPO 架構中,TIA 輸出更接近「裸類比訊號」進入 host SerDes,因此 TIA 低噪、線性度、供電 ripple、APD / PIN bias 穩定度都會直接影響 BER。

傳統 DSP 模組 vs LPO 的責任轉移

功能傳統 DSP 光模組LPO 光模組投資含義
CDR / equalization模組內 DSP 處理Host SerDes 承接Broadcom / Marvell / NVIDIA switch ASIC 與 SerDes 能力變關鍵
訊號修復DSP 可補償 PCB / connector loss模組端少一層數位修復金手指、paddle card、CCL、layout 容錯下降
發射端DSP + driverLinear driver 直接承壓MACOM / Semtech / Marvell 等 driver 供應商純度提高
接收端TIA 後可由 DSP 清理TIA 類比輸出直接進 hostTIA 與低噪電源規格升級
電源大電流 DSP core buckDSP buck 下降,TIA / driver / APD bias 規格升級PMIC 看 mix 升級,不看單純顆數

金手指與模組 PCB 為何變關鍵

金手指是可插拔光模組與交換器插槽間的實體電氣橋樑。100G / 200G per lane PAM4 下,接觸面、鍍層、平整度與阻抗連續性都會影響 return loss / insertion loss。LPO 少了 DSP 補償後,任何微小反射、接觸不均或板材損耗都更容易轉成眼圖閉合與誤碼。

瓶頸物理原因受惠 / 觀察環節
阻抗不連續金手指幾何尺寸、插槽接觸、pad transition 造成反射連接器、模組 PCB layout、paddle card
插入損耗高頻在銅箔表面傳輸,板材與銅箔粗糙度造成損耗M8 / M9 CCL、HVLP 銅箔
串擾高密度 lane 間距縮小,PAM4 眼圖餘裕下降PCB stack-up、ground return path、屏蔽設計
電源耦合雜訊PMIC ripple 透過 TIA / driver 進入訊號鏈低噪 buck-boost、LDO、charge pump、APD bias

PMIC 在訊號路徑中的角色

矽力杰官方光模組應用頁指出,光模組通常由光發射組件、光接收組件、內部功能電路、機械模組和光電接口組成;其高集成度電源模組、DC/DC 方案與負壓電荷泵可協助光模組小型化、低成本和高速率實現。對投資而言,這表示 PMIC 不是訊號路徑外圍零件,而是類比訊號品質的一部分。

PMIC 區塊對應負載對訊號品質的影響
Negative Charge PumpLaser / modulator driver bias負壓雜訊會影響調變線性
Buck-Boost / low-noise railTIA供電 ripple 可能被 TIA 當作訊號一起放大
PIN / APD boost / biasPhotodetector偏壓漂移影響 responsivity 與接收靈敏度
LV Buck / core / PLLDSP 或控制核心傳統 DSP 模組占比高;LPO 後 DSP core buck 權重下降
Sequence / load switch / protector上電保護與熱插拔可插拔模組可靠度與 hot-swap 必要條件

供應鏈映射

路徑環節國際代表台股 / 庫內映射信心
Host SerDes / switch ASICAVGO.US(broadcom)、Marvell、NVIDIA2330_台積電(市)、ASIC / high-speed IP 鏈
Linear driver / TIAMTSI.US(macom)SMTC.US(semtech)MRVL.US(marvell)4966_譜瑞-KY(櫃) 作類比訊號鏈比較;6147_頎邦(櫃)間接封裝中高
金手指 / connectorAmphenol、Molex 等連接器與模組 PCB 鏈需另行驗證
Paddle card / 低損耗 PCB高階 PCB / CCL / 銅箔供應鏈3037_欣興(市)2383_台光電(市)
光模組 PMICTI、ADI、MPS、Silergy6415_矽力-KY(市)8081_致新(櫃)6138_茂達(市)
光元件 / 模組Coherent、Lumentum、Innolight、Eoptolink4979_華星光(櫃)3081_聯亞(櫃)2455_全新(市)6442_光聖(市)

投資判斷

  • LPO 的本質是責任轉移:模組 DSP 消失,但 equalization / compensation 沒有消失,而是移到 host SerDes;這提升 switch ASIC / SerDes 與模組端類比鏈的價值。
  • 金手指與板材從配角變成鏈路瓶頸:可插拔 form factor 保留,但 100G / 200G per lane 讓 connector、paddle card、M8 / M9 CCL、HVLP 銅箔的容錯變小。
  • PMIC 是訊號品質元件:TIA / driver / APD bias 低噪供電會直接影響 BER,LPO 後低噪 PMIC 比傳統 DSP buck 更值得追蹤。
  • 台股映射要分層:譜瑞偏高速類比訊號鏈,頎邦偏封裝間接受惠,矽力 / 致新 / 茂達偏低噪電源 watchlist,欣興 / 台光電偏物理通道材料與載板。

相關技術

來源