Stock LLM Wiki

技術_LPO

閱讀時間約 8 分鐘

技術_LPO

定義

LPO（Linear Pluggable Optics，線性驅動光模組）是拔除光模組內部 DSP（數位訊號處理器）的光收發模組架構。在 800G / 1.6T 速率升級下，DSP 因功耗（占整個模組功耗 ~40%）與散熱問題成為瓶頸，LPO 架構透過移除 DSP，將模組內部改為 linear driver / TIA 等類比鏈路，並把訊號補償責任轉移到 switch ASIC / SerDes。

LPO 的定位是「架構漸進式升級」：不重做整套系統封裝，而是在保留 QSFP-DD / OSFP 等標準插拔 form factor、hot-swap 維運流程與多供應商互通性的前提下，降低光模組功耗與 BOM 成本。代價是鏈路預算更緊、對訊號品質要求更高，通常更適合 AI cluster 內部短距與受控 link budget 場景。

圖解

圖說：AICPLIGHT 2026-02-10 對 LPO solution 與傳統 DSP 光模組的比較。重點在模組內 DSP 被移除後，linear driver / TIA 留在模組端，訊號補償轉由 switch ASIC 承擔，形成「模組降功耗、ASIC 端承壓」的結構變化。來源：web_AICPLIGHT_CPO_LPO_SiPh_AI_interconnect_20260210

傳統架構 vs LPO 架構

【傳統 DSP 架構】
光纖 → PD → TIA → DSP → SerDes → ASIC
              ↑ TIA 只需放大，DSP 負責補償

【LPO 架構】
光纖 → PD → Linear TIA →（低損耗電通道）→ Switch ASIC / SerDes
              ↑ 模組端不再用 DSP 補償，ASIC 端承接 equalization / compensation
結構變化傳統 DSP 光模組LPO
補償位置模組內 DSPSwitch ASIC / SerDes
模組內關鍵 ICDSP + TIA + DriverLinear TIA + Linear Driver
系統改造幅度維持可插拔，但模組功耗高維持 QSFP-DD / OSFP，可沿用既有維運流程
主要限制DSP 功耗、散熱、BOM短距、link budget、ASIC SerDes 能力

為什麼 LPO 在 800G/1.6T 崛起

問題說明
DSP 功耗 ~40%一個 800G QSFP-DD 模組，DSP 功耗約 8–12W，整體模組 ~20W
散熱危機高密度機架下，DSP 熱源成為制約因素
延遲DSP FEC 處理增加 latency，部分應用不可接受
成本DSP 晶片本身 BOM 成本高

LPO 通過拔除 DSP，可以：

  • 整體功耗降低 ~30–40%
  • 模組尺寸縮小
  • 成本降低（省去 DSP 晶片）
  • 保留 standard pluggable form factor，降低資料中心導入摩擦

LPO 對 TIA 技術規格的衝擊

移除 DSP 後，TIA / Linear Driver 必須在類比域維持更乾淨、更線性的訊號；同時，ASIC SerDes 需要承接原本在模組 DSP 內完成的補償與等化：

指標DSP 架構要求LPO 要求
線性度中（DSP 可補償）極高（不可失真）
雜訊底噪中（DSP 可濾）極低（< -30 dBm 靈敏度）
頻寬適度超頻寬即可> 70 GHz @ 200G/lane
單通道速率100G / lane100G → 200G / lane
ASIC SerDes可依賴模組 DSP需承接更多 equalization / compensation

詳見 技術_TIA。

LPO 對 PMIC 的影響

LPO 拔除 DSP 後，光模組 PMIC 並非單純受益或受損，而是產品 mix 改變：

電源區塊傳統 DSP 光模組LPO 後變化投資含義
DSP LV Buck供應 DSP 大電流低壓核心，功耗占比高DSP 移除後，這段 BOM 消失或大幅縮小低階大電流 buck 需求下降
TIA / Driver 低噪供電DSP 可補償部分雜訊TIA / driver 類比裸送 host ASIC，供電 ripple / noise 更敏感低噪 PMIC、LDO、buck-boost、charge pump 規格升級
PIN / APD bias依接收端架構配置CPO / 高靈敏接收端對穩定偏壓更敏感APD bias / high-voltage boost 成為特規電源

詳見 技術_光模組PMIC。

LPO vs CPO vs 傳統可插拔的比較

架構位置DSP功耗距離商用時程
傳統 QSFP（DSP）插拔式有高（~20W@800G）長距可目前主流
LPO（DSP-free 插拔）插拔式無中（~12W@800G）短距（< 500m）2024–25 起主流
CPO封裝內無最低（< 5W 目標）超短距（cm 級）2027F+

AI 資料中心選型上，LPO 通常是近中期 cost / power / compatibility 的折衷解；CPO 適合超大規模訓練叢集追求最高頻寬密度與能效；技術_SiPh 則不是直接替代品，而是支撐 CPO 光學引擎、LPO 模組與傳統 DSP pluggable transceiver 的底層整合平台。

主要受益廠商

廠商定位來源信心
MRVL.US(marvell)200G/lane LPO TIA + laser driver chipset；支援 800G / 1.6T linear-drive pluggable optics高（官方）
MTSI.US(macom)PURE DRIVE TIA + laser / SiPh driver，支援 LPO architecture，覆蓋 VCSEL / SiPh / EML / TFLN高（官方）
SMTC.US(semtech)DirectEdge 100G/channel LPO TIA + laser driver；400G / 800G AI data center高（官方）
AVGO.US(broadcom)Switch ASIC / SerDes / optical DSP PHY 平台玩家；已有 integrated TIA + laser driver DSP PHY，亦為 LPO MSA founding member高（官方）
MXL.US(maxlinear)Keystone / Telluride PAM4 DSP SoC + integrated VCSEL / EML driver；driver 能力參照，但非純 LPO中高（官方，但定位需區分）
4966_譜瑞-KY（櫃）TIA + EQ / 全類比線性補償（Spectra7 GaugeChanger）；台股最直接的高速類比訊號鏈標的中高（公司收購官方 + 庫內 memo）
6147_頎邦（櫃）高速類比 IC 封裝 / 凸塊加工；庫內 memo 指向 Marvell TIA 追單中（待法說驗證）
6415_矽力-KY（市）光模組低雜訊 PMIC / power module / charge pump watchlist；庫內資料顯示 communication / 光模組 AFE 仍在推進中（待產品驗證）

相關技術

來源

關係圖譜

反向連結