技術_TIA
定義
TIA（Transimpedance Amplifier，跨阻放大器）是光模組接收端（RX）的第一顆類比晶片，緊貼在光電探測器（PD, Photodetector）後方，執行兩項核心功能：
- I/V 轉換：將 PD 輸出的極微弱類比電流（µA 等級）轉換為電壓訊號
- 初步放大與濾波：將訊號放大到後端可解讀的幅度，並濾除基本雜訊
TIA 是純粹的「類比→類比」轉換。無論後端架構（有 DSP、LPO 無 DSP、CPO），只要存在光電轉換，TIA 就是第一線必需品，永遠不缺席。
訊號鏈中的位置
光纖 → PD（光電轉換）→ [TIA（I/V 轉換）] → DSP / Driver / 交換器主晶片
- 傳統架構：PD → TIA → DSP → SerDes → ASIC
- LPO 架構：PD → TIA → （無 DSP）→ 直接進 ASIC
- CPO 架構：PD → TIA → （整合在封裝內）→ 與 ASIC 共封裝
LPO/CPO 帶來的技術質變
傳統架構中，TIA 只需「無腦放大」——即使輸出有雜訊或失真，後端強力的 DSP 可透過演算法還原訊號（「數位修圖大師」）。
800G/1.6T 的 LPO 架構拔除 DSP（DSP 占光模組功耗 ~40%，散熱問題嚴重）後：
- TIA 放大的類比訊號必須直接送進交換器主晶片，無任何數位補償
- 對 TIA 的要求瞬間提高：
| 要求 | 說明 |
|---|---|
| 極致高線性度（High Linearity） | 放大過程中波形不可失真，非線性失真直接造成誤碼 |
| 超低底噪（Low Noise Figure） | 在 100G/200G 單通道極高頻率下，雜訊必須壓到極低 |
| 超高頻寬 | 單通道 100G→200G PAM4，要求頻寬 > 70 GHz |
| 低功耗 | LPO 本意在省電，TIA 自身功耗也不能高 |
這正是高線性 TIA 的技術護城河所在——設計難度對應極高的 ASP 溢價。
主要製程技術
| 製程 | 特性 | 應用 |
|---|---|---|
| SiGe BiCMOS | 高頻寬、低雜訊、與 Si CMOS 整合 | 100G/200G 高階 TIA |
| GaAs（砷化鎵） | 高電子遷移率、低雜訊 | 早期高頻 TIA、PA |
| InP（磷化銦） | 最高頻寬，成本高 | 400G+ 超高速 |
| Si CMOS（先進） | 低成本，整合度高 | CPO 整合方案（台積電製程） |
台灣代工廠：3105_穩懋（櫃）（GaAs）、8086_宏捷科（櫃）（GaAs）、2330_台積電（市）（SiGe BiCMOS / CMOS）
全球供應鏈版圖
| 廠商 | 定位 | 特點 |
|---|---|---|
| AVGO.US(broadcom) | DSP PHY + integrated TIA/laser driver；Switch ASIC / SerDes 平台 | 主宰 400G/800G 傳統 DSP 架構，LPO host-side equalization 亦受益 |
| MRVL.US(marvell) | 200G/lane TIA + laser driver chipset；DSP / AEC / retimer portfolio | 1.6T LPO 官方方案；6147_頎邦（櫃） 有 Marvell TIA 追單 memo |
| SMTC.US(semtech) | DirectEdge LPO TIA + laser driver | 100G/channel 400G/800G LPO 直接受益者 |
| MTSI.US(macom) | PURE DRIVE TIA + laser / SiPh driver | 高頻類比 IC；LPO TIA/driver 純度高 |
| MXL.US(maxlinear) | PAM4 DSP SoC + integrated driver / TIA portfolio | 可作 optical driver/TIA 能力參照，但偏 DSP-integrated |
| 4966_譜瑞-KY（櫃）（台灣） | TIA + Equalizer（CPO 定位） | 收購 Spectra7，GaugeChanger 技術打入 Nvidia CPO；AMD 訂單確認（2026-05） |
Driver 與 TIA 的分工
| 位置 | 元件 | 功能 | LPO 升級後的變化 |
|---|---|---|---|
| RX 接收端 | TIA | PD 微弱電流 → 電壓，並低雜訊線性放大 | 失去 DSP 修正後，線性度、底噪與頻寬要求躍升 |
| TX 發射端 | Laser / modulator driver | 驅動 VCSEL / EML / MZM / SiPh modulator 輸出 PAM4 光訊號 | 需降低非線性失真並提高 margin；部分方案搭配 adjustable equalization |
| Host 端 | Switch ASIC / SerDes | 承接 equalization / compensation | LPO 把補償責任從模組 DSP 移到 host，ASIC SerDes 能力變成導入前提 |
TIA 在 CPO 中的角色
CPO（Co-Packaged Optics）架構中，TIA 與 EIC（電光 IC）整合在同一封裝內，與 ASIC 共封裝：
- CPO OE（Optical Engine）content 估算：TIA USD 15 + Driver/EQ USD 25 = USD 40/OE（8 通道單顆）
- 來源：memo_TIA_LPO_CPO_譜瑞_20260521（estimate，中信心）
相關技術
- 技術_LPO（拔除 DSP 的光模組架構，TIA 技術要求躍升的直接原因）
- 技術_Linear_Driver（LPO 發射端 linear laser / modulator driver）
- 技術_CPO（共封裝光學，TIA 整合進封裝的終極架構）
- 技術_SiPh（矽光子，TIA 與 PIC 整合趨勢）
- 技術_CMOS（CPO EIC / DSP PHY / host ASIC 的製程平台）
來源
- memo_TIA_LPO_CPO_譜瑞_20260521，2026-05-21（TIA 技術原理、LPO 架構、競爭格局、譜瑞定位）
- Marvell，2024-12-10（1.6Tbps LPO TIA + laser driver chipset）
- MACOM PURE DRIVE 官方頁（LPO TIA / laser driver / SiPh driver）
- Semtech DirectEdge，2025-04-01（100G/channel LPO TIA + laser driver）
- Broadcom，2023-03-06（optical PAM4 DSP PHY with integrated TIA and laser driver）
- memo_LPO_Linear_Driver供應商_20260521，2026-05-21（Linear Driver 競爭格局與台股代工映射）