技術_BSPDN
定義
BackSide Power Delivery Network（晶背供電網路），將電源配線從晶圓正面移至背面，分離電源線與訊號線，降低 IR drop、減少干擾，並提升單位面積電晶體密度。台積電 A16（1.6nm）節點首次商業化導入。
圖解
圖說：BSPDN 晶背供電製程圖：訊號走正面、電源走背面，中間透過奈米矽穿孔（nTSV）連接。關鍵在於晶圓從數百微米減薄至 20 微米以下，需 CMP 鑽石碟（中砂）、載體晶圓暫時鍵合。
flowchart TD A[正面製程完成] --> B[暫時鍵合 TBM\n正面朝下] B --> C[背面研磨薄化\nCMP 多道] C --> D[nTSV 乾蝕刻\n高深寬比成孔] D --> E[ALD 沉積絕緣層/阻障層] E --> F[背面電源軌金屬化 BPR] F --> G[CMP 平坦化] G --> H[解鍵合 Debond]
技術原理
傳統設計中，電源線與訊號線共用正面金屬層。BSPDN 在晶圓背面另建電源配線：
- 正面製程完成後翻轉晶圓，以暫時鍵合材料（TBM）固定
- 背面研磨薄化：多道 CMP 研磨至目標厚度
- nTSV 鑽孔：從背面穿透至正面電源 strap
- ALD 沉積絕緣層（High-k）與阻障層（TiN）
- 背面電源軌（BPR）金屬化：W 或 Ru 填充
- 解鍵合，完成 BSPDN 製程
關鍵參數
| 參數 | 說明 | 參考值 |
|---|---|---|
| CMP step 增量（N2→A16） | 研磨次數增加 | +15–20% |
| BSPDN 額外 CMP 需求 | 背面薄化＋平坦化 | +40–60 道（研究員概抓） |
| nTSV 深寬比 | 鑽孔深度/直徑 | 高深寬比（詳細未公開） |
技術瓶頸 / 風險
- 薄化均勻性：研磨至極薄時厚度均勻性要求極高
- nTSV 品質：高深寬比側壁絕緣與金屬填充難度高
- TBM 穩定性：高溫後段製程中暫時鍵合材料可靠性
- 成本：額外步驟顯著提升晶圓總成本
應用場景
- 台積電 A16（1.6nm）：首款商業化 BSPDN，預計 2026 年量產準備
- A14 節點：下一代持續沿用，BSPDN 成為先進製程標配
- HPC / AI 加速器：高功耗晶片最大受惠
關鍵廠商
| 環節 | 廠商 | 角色 |
|---|---|---|
| CMP 研磨輪 | 1560_中砂（市） | 晶圓減薄 CMP 耗材，BSPDN 額外 step 直接受惠 |
| CMP 研磨墊 | 7768_頌勝科技（市） | 研磨墊，BSPDN +40–60 道研磨需求 |
| 晶圓薄化代工 | 8028_昇陽半導體（市） | 晶圓再生與薄化代工服務 |
| 晶圓代工平台 | 2330_台積電（市） | BSPDN 技術主導，A16/A14 導入 |
供應鏈
來源
- 報告_福邦_半導體特化耗材展望202603，報告日：2026-03
A16 量產進度與 Super Power Rail（2026-05）
- TSMC 在 2026 技術論壇 / Citi 報告中將 BSPDN 商業化名稱定為 Super Power Rail（SPR），A16 為首個導入節點
- A16 PPA（相對 N2P）：速度 +8-10% 或功耗 -15~20%，密度 1.07-1.10x
- A14 量產進度：256Mb SRAM 良率已達 80%+；相對 N2 速度 +10-15% 或功耗 -25-30%
- A12 / A13 2029 量產目標（A12 採 Super Power Rail，高效能取向）
- 來源：活動_台積電技術論壇_20260514、報告_Citi_台積電2330_20260513