Stock LLM Wiki

鉬金屬互連

更新 2026-05-22

定義

鉬(Molybdenum,Mo)在先進製程(約 3nm 以下)逐漸取代傳統鎢(W) 作為金屬互連/導線材料。當製程微縮,傳統鎢金屬已無法滿足互連需求(電阻、薄膜化與阻障層占比問題)。此外,鉬金屬也被新導入至微機電(MEMS),作為壓電材料的金屬導線。

來源:活動_天虹_小場_20260521(2026-05-21 天虹小場);技術背景輔以公開產業知識。

圖解

flowchart LR
    A[傳統鎢 W 互連<br/>需 TiN 阻障層] -->|3nm 以下微縮| B[鉬 Mo 互連]
    B --> C1[更低薄膜電阻<br/>阻障層占比下降]
    B --> C2[ALD/PVD 保形沉積<br/>3D 結構]
    B --> D1[先進邏輯互連 / 局部互連]
    B --> D2[MEMS 壓電金屬導線]

製程微縮下鎢逐步讓位給鉬;鉬以更低薄膜電阻與較少阻障層需求切入先進互連與 MEMS。

技術原理

  • 為何 W → Mo:在 scaled dimensions 下,鎢需要相對厚的阻障層(如 TiN),使有效導體截面縮小、電阻上升;鉬可在更薄膜厚下維持較低電阻,且阻障層需求較低,有利於微縮節點的局部互連與導通孔填充。
  • 沉積方式:鉬金屬可用 ALD / PVD / CVD 沉積。ALD 能在 3D 崎嶇結構保形包覆,適合先進製程底層;PVD 用於金屬層鍍膜。詳見 技術_薄膜沉積
  • 前驅物與腐蝕:金屬鉬 ALD 常面臨氯系前驅物腐蝕問題,設備需具原位清洗(in-situ clean)能力對抗氯氣腐蝕(6937_天虹(市) HB ALD 第四代腔體即訴求此點)。

關鍵參數 / 判斷指標

指標 意義 觀察重點
製程節點 導入門檻 約 3nm 以下先進邏輯
薄膜電阻 / 阻障層占比 W→Mo 的核心動機 微縮下鉬的有效電阻優勢
沉積方式 ALD(保形)/ PVD / CVD 3D 結構需 ALD 保形
前驅物腐蝕 設備可靠度 氯系前驅物、原位清洗能力

技術瓶頸 / 風險

  • 鉬 ALD 前驅物(氯系)腐蝕與純度控制
  • 與既有鎢製程整合、良率驗證
  • 屬早期導入,放量為長線敘事(非短期波段)

應用場景

  • 先進邏輯製程互連 / 局部互連 / 導通孔填充(3nm 以下)
  • MEMS 壓電元件金屬導線

關鍵廠商

環節 廠商 角色
鉬 ALD 沉積設備 6937_天虹(市) HB ALD 第四代混合腔體,客戶委託開發鉬沉積、原位清洗抗氯腐蝕
國際沉積設備 ASM、Applied Materials、Lam Research ALD/CVD/PVD 金屬沉積大廠
鉬金屬概念(須區分定位) 6990_華鉬(興) 鉬鐵/氧化鉬回收屬冶金/儲能用途,非半導體高純度前驅物供應鏈

相關技術

來源

相關頁面