晶片內微流道冷卻

定義

晶片內微流道冷卻（In-Chip Microfluidics）是把冷卻微流道直接蝕刻在晶片背面或矽中介層內，讓冷卻液在晶片內部流動的封裝級散熱路線。這是散熱技術路線圖的終極目標，理論可支援 5,000W 以上的晶片功耗，並在熱均溫與瞬時熱尖峰控制上有顯著優勢。

此技術牽涉晶圓製程、封裝設計、冷卻液純度與可靠度的系統性變革，導入成本與風險極高，目前仍處研究／驗證階段，尚未商業量產。

圖解

封裝級散熱路線熱路徑對比：

flowchart TB
    subgraph DTC ["現行方案：Direct-to-Chip 冷板"]
        direction TB
        A1[晶片 Die] --> B1[TIM1]
        B1 --> C1[Lid 封裝蓋板]
        C1 --> D1[TIM2]
        D1 --> E1[Cold Plate 冷板<br/>1–3 mm 流道]
    end

    subgraph MCL ["下一代：MCL 微通道蓋板"]
        direction TB
        A2[晶片 Die] --> B2[TIM1]
        B2 --> C2[MCL 微通道蓋板<br/>流道在 Lid 內]
    end

    subgraph INCHIP ["終極目標：In-Chip Microfluid"]
        direction TB
        A3[晶片 Die<br/>流道蝕刻於矽背面]
        A3 --> B3[冷卻液直接帶走熱量<br/>近零熱阻]
    end

圖說：三種封裝級散熱路線的熱路徑對比。In-Chip 方案消除了 TIM1/TIM2 與蓋板等中間介面，理論熱阻最低。

技術原理

基本架構

冷卻微流道（寬度約等同人類頭髮，即數十微米）直接蝕刻於晶片背面矽基板中。冷卻液（去離子水）在微流道中流動，直接帶走晶片產生的熱量，幾乎消除傳統 TIM1、Lid、TIM2 等介面的熱阻。

Microsoft × Corintis 研究成果（2025 年 9 月公開）

Microsoft 與瑞士新創公司 Corintis 合作，利用 AI 演算法設計出「仿生葉脈型」微流體通道，精準定位晶片內部熱點（Hotspot）進行冷卻：

• 散熱效率達傳統冷板的 3 倍
• 可降低 GPU 矽晶片最高溫升達 65%
• 通道設計模擬自然界葉脈分佈，以最小流阻達到最均勻散熱

TSMC micropillar 直達矽冷卻（ECTC 2026 實測數據）

TSMC 在 ECTC 2026 發表 CoWoS-R 平台上的 micropillar direct-to-silicon 液冷實測（選 CoWoS-R 因有機中介層翹曲容忍度與製程相容性較佳）。測試載具為 3.3× reticle 中介層 + 4 SoC die + 8 HBM stacks：

• micropillar 直接成形於 SoC die 背面，讓冷卻液貼近熱源
• 挑戰：需在 chip-on-wafer 製程後成形 micropillar 而不損傷 CoWoS-R 結構、開發新密封材料對抗翹曲與 CTE 失配；測試載具通過 MSL4，無氦氣洩漏與密封剝離
• 註：台積電本屆 ECTC 僅 3 篇論文（Intel 12 篇、Samsung 11 篇）

圖說：直達矽冷卻封裝剖面示意——冷卻液進出流道（藍/紅）流經 micropillar 齒狀矽背面。來源：TSMC, ECTC 2026 © SemiAnalysis

圖說：TDP vs 流量實測曲線——Micropillar TTV 至 ~5.9kW@16LPM 持續上升；Lidless/Lidded TTV 在 4LPM 後飽和於 ~3.3/2.2kW。來源：TSMC, ECTC 2026 © SemiAnalysis

Microsoft GH200 實機微流道驗證（ECTC 2026）

Microsoft 與 TSMC 路線不同：把直線微通道直接蝕刻進 GPU 矽，且直接用 NVIDIA GH200 實機測試（非熱測試載具），可捕捉真實熱點分佈：

• 跨 HPCG/HPL 等工作負載，GPU junction-to-inlet 熱阻 −51~60%（@1LPM）；HBM 僅 −27~37%（仍走冷板+TIM）；整體封裝熱阻 −50%
• 可靠度初步數據：6 個月 ~4,370 次觀測僅 9 次潛在堵塞事件，且頻率隨時間下降；微通道無可量測矽侵蝕；節點級通過 3 週反覆 benchmark + 1 週連續運轉
• 叢集級 MTBF 與可用性仍在測試中

圖說：Microsoft GH200 微流道冷卻組裝剖面示意——Inlet/Outlet 流道、兩側 Coldplate 冷卻 HBM、中央 GPU SoC 走微通道。來源：Microsoft, ECTC 2026 © SemiAnalysis

關鍵參數 / 判斷指標

技術瓶頸 / 風險

1. 良率與成本：在 AI 訓練晶片（單顆造價數萬美元）上蝕刻微流道，一旦失敗損失極高，良率要求近乎苛刻
2. CTE 不匹配：矽（2.6 ppm/°C）、冷卻液與封裝材料熱膨脹係數差異大，高溫循環下易產生結構翹曲
3. 冷卻液可靠度：液體直接在晶片內流動，漏液風險直接摧毀晶片，可靠度驗證週期極長
4. 生態系重建：整個封裝設計、CDU 系統、純水管理體系均需從頭配套，NRE 成本與導入周期遠高於 MCCP/MCL
5. 標準化缺失：目前無業界標準接口，每個平台需獨立設計

與現行路線的關係

timeline
    title 封裝級散熱演進路線
    2025~2026 : Direct-to-Chip 冷板主流（2,000W 級）
    2026 : MCCP 量產（2,000W+，系統端強化）
    2H26~2027 : MCL 開始採用（3,000W+，封裝蓋板整合）
    2028+ : In-Chip Microfluid（5,000W+，終極目標）

應用場景（預期）

• 未來 5,000W+ 超高功耗 AI 晶片
• 高均溫要求的大型 SoC / Chiplet 架構
• 需要精準熱點控制的 AI 推論晶片（高頻局部熱點問題更嚴峻）

相關技術

• 技術_液冷
• 技術_MCCP微通道冷板
• 技術_MCL金屬冷卻蓋
• 技術_CoWoS

來源

• 報告_SemiAnalysis_ECTC2026先進封裝_20260702，SemiAnalysis，2026-07-02（TSMC micropillar CoWoS-R 實測 4–5.3kW、MSL4；Microsoft GH200 實機微通道 −50% 熱阻、6 個月可靠度）
• 散熱產業簡報（2026-06-30）報告_散熱產業_20260630
• Microsoft Research Blog：In-chip microfluidic cooling for high-performance silicon systems（https://www.microsoft.com/en-us/research/blog/in-chip-microfluidic-cooling-for-high-performance-silicon-systems/）
• InfoQ：Microsoft In-Chip Liquid Cooling（https://www.infoq.com/news/2025/10/microsoft-in-chip-liquid-cooling/）
• Technology Record：Microsoft and Corintis cool down semiconductors using microfluidics and AI（https://www.technologyrecord.com/article/microsoft-and-corintis-cool-down-semiconductors-using-microfluidics-and-ai）
• Semiwiki：Direct-to-Silicon Liquid Cooling for High-Density Chips（https://semiwiki.com/semiconductor-services/345598-direct-to-silicon-liquid-cooling-for-high-density-chips/）

相關頁面

• 技術_Feynman
• 2330_台積電（市）
• 分析_ECTC2026先進封裝五大戰線_260706