CollectiveD2W

定義

Collective die-to-wafer（集體式晶片對晶圓鍵合）是混合鍵合的一種製程架構：先把測試合格的 KGD 依目標陣列貼到臨時重組載板（reconstituted carrier）上，整片載板做晶圓級的清洗、活化與檢測後，一次性與目標晶圓鍵合，最後雷射剝離載板。目的是同時拿到 D2W 的 KGD 篩選優勢與 W2W 的批次吞吐——直接（sequential）D2W 逐顆貼放是混合鍵合流程中最慢、最貴的步驟，collective 路線就是為了繞開這個瓶頸。

圖解

flowchart TB
    A[KGD 測試篩選] --> B[逐顆貼到重組載板\n（雷射釋放層 + 聲波緩衝層）]
    B --> C[晶圓級處理：清洗 / 活化 / 全盤檢測]
    C --> D[整片載板對準目標晶圓\n一次性混合鍵合]
    D --> E[雷射穿透載板\n釋放層消融剝離]
    E --> F[殘膠清洗]
    F -->|多層堆疊| B
    F --> G[退火強化 Cu-Cu 介面]

圖說：collective D2W 把「逐顆貼放」移到重組載板端（精度要求由鍵合機轉移到貼片＋載板），鍵合本身回到晶圓級批次操作；多層（multi-tier）堆疊時重複循環。

技術原理

• 重組載板：玻璃或矽載板。玻璃可 UV/雷射解鍵合但與前段設備不相容；超薄 die 偏好矽載板（EVG 無機釋放層路線使矽載板可雷射剝離並重複使用，TTV 100nm）。
• 雷射釋放層（LRL）：載板與 die 之間的臨時鍵合材料，鍵合完成後雷射消融分離（見 技術_LRL、技術_TBDB）。
• 聲波緩衝層（acoustic layer）：雷射消融瞬間產生衝擊波，會打裂極薄 die 邊緣或剝離 Cu-Cu 介面；imec + Brewer Science + SUSS 在有機釋放層上加一層吸收衝擊波的緩衝層，把轉移良率拉到 ~100%（ECTC 2024 論文，多層 N=3/N=4 已展示）。
• 對位邏輯：最終 overlay = 貼片機精度 ⊕ 鍵合機精度的疊加；die 在載板上的位置一旦貼定，鍵合端無法再逐顆修正——這使 collective 路線的可用 pitch 受貼片精度限制，pitch 越細優勢越難保持。
• 與 direct D2W 的取捨：direct D2W 貼片工具直接接觸敏感鍵合面，潔淨度要求極高但流程簡單；collective 多了載板、TBM、雷射剝離、清洗等步驟（成本↑），換取批次吞吐與 die 面保護。

關鍵參數 / 判斷指標

技術瓶頸 / 風險

• 微粒：重組載板多道工序增加汙染機會；混合鍵合介面一顆奈米級微粒即毀掉大片單元。
• 翹曲與 CTE：載板/die/TBM 失配在多層堆疊時累積，影響大面積對位。
• 雷射殘膠：釋放層消融殘留清不乾淨會毀下一層鍵合。
• 成本：載板 + TBM 塗佈 + 雷射剝離 + 清洗的額外設備與耗材，CoO 高於 direct D2W——量產主流（TSMC SoIC、3D V-Cache、HBM）目前仍是 W2W 或 sequential D2W，collective 處於 pilot → HVM 過渡期。
• 替代路線：Intel/CEA-Leti 流體自對準（fluidic self-alignment，水滴+導引圖形，對位 ~200nm、吞吐潛力 10 倍）若成熟，會直接挑戰「用載板換吞吐」的邏輯。

關鍵廠商

應用場景

• AI/HPC 多層 chiplet 堆疊（logic-on-logic、SRAM 堆疊）
• HBM 若從 TCB 轉混合鍵合，多層 DRAM 堆疊是 collective 的天然場景
• 異質 die（不同尺寸/來源）重組後批次鍵合

相關技術

• 技術_混合鍵合 — 母技術
• 技術_TBDB — 載板暫時鍵合/解鍵合循環
• 技術_LRL — 雷射釋放層材料
• 技術_晶圓薄化 — 超薄 die 的前置
• 技術_CMP — 鍵合面平坦化

投資觀察

• collective 路線每多一層堆疊就多一輪「貼載板→剝離→清洗」，TBDB 耗材用量與層數成正比——與 分析_RDL與大面積封裝應力控制「投片財」邏輯同構。
• 觀察指標：① HBM 廠混合鍵合導入時是否採 collective 流程；② Brewer/達興系 LRL 在 collective 流程的認證；③ 流體自對準等替代路線的量產化進度。

來源

• web_細間距混合鍵合量產挑戰_SemiEng_20260722（SemiEng 2026-07-16：direct vs collective 取捨、貼片精度疊加、OSAT 潔淨）
• web_混合鍵合替代材料_SemiEng_20260717、web_混合鍵合加速_SemiEng_20260717（載板/釋放層流程、Leti/Intel 自對準）
• Kennes et al., "Multi-tier die stacking through collective die-to-wafer hybrid bonding," ECTC 2024, DOI 10.1109/ECTC51529.2024.00106（imec/Brewer/SUSS；acoustic layer、N=3/4、100% 轉移良率）
• agy web 搜尋 2026-07-22（廠商角色與量產狀態彙整，方向性，未逐項驗證）

相關頁面

• 分析_ECTC2026先進封裝五大戰線_260706
• 技術_TBM