定義
QFN（Quad Flat No-lead）是以 導線架 為基礎的無引腳表面黏著封裝。它把外部引腳縮成封裝底部周邊的金屬端子，中央通常有 exposed pad 作為晶粒承載與散熱路徑，因此在小尺寸、低寄生電感、低熱阻與低成本之間取得平衡。
aQFN（Advanced Quad Flat No-lead）是 QFN 的高密度延伸，重點是多列 I/O、細間距、可路由導線架、較佳熱 / 電性能與更高封裝整合度。公開資料中 AFN 不是常見標準名稱，較可能是使用者或市場語境對 aQFN / advanced no-lead package 的簡寫；本頁把 AFN 放入 aliases，實際研究口徑以 aQFN / advanced QFN 為主。
圖解
flowchart TB
subgraph QFN[傳統 QFN]
A[Cu leadframe] --> B[Die pad + perimeter terminals]
B --> C[Die attach]
C --> D[Wire bond / flip chip]
D --> E[Molding]
E --> F[Saw / punch singulation]
F --> G[PCB solder joint]
end
subgraph AQFN[aQFN / multi-row QFN]
H[Etched / routable leadframe] --> I[Multi-row terminals]
I --> J[Shorter routing + exposed pad]
J --> K[Higher I/O density]
K --> L[PMIC / RF / automotive / SiP]
end
QFN --> AQFN
圖說：QFN 的本質是 leadframe-based leadless package；aQFN 則把導線架做成更高密度、可路由、多列端子的封裝平台。
結構重點
| 結構 | 功能 | 技術觀察 |
|---|---|---|
| Die pad / exposed pad | 承載晶粒與導熱到 PCB | 尺寸、平整度、die attach 材料與 void 控制影響熱阻 |
| Peripheral terminals | 封裝底部周邊端子 | 端子 pitch、鍍層與共面性影響 SMT 良率 |
| Half-etch / dimple | 形成底部或側邊可焊端子特徵 | 常用於 wettable flank、端子保持與封膠機械咬合 |
| Saw singulation | 以切割分離 matrix package | 產能與尺寸彈性高，但 burr、smear、sidewall plating 是風險 |
| Wettable flank | 讓側邊形成可視焊錫爬升 | 車用 AOI 檢查需要，可改善無引腳封裝焊點可檢性 |
製程流程
flowchart LR
A[導線架設計] --> B[蝕刻 / 沖壓 / half-etch]
B --> C[Pre-plating<br/>Ag / NiPdAu / Sn]
C --> D[Die attach]
D --> E[Wire bond / flip chip]
E --> F[Molding]
F --> G[Post mold cure]
G --> H[Singulation<br/>saw / punch]
H --> I[Sidewall / flank treatment]
I --> J[Test / tape & reel]
QFN 的良率瓶頸不只在封裝廠，也回到導線架前段：端子圖形、half-etch 深度、鍍層均勻度、封膠附著、singulation burr、sidewall 可焊性，都會影響終端 SMT、AOI 與可靠度。
QFN vs aQFN
| 項目 | QFN | aQFN |
|---|---|---|
| I/O 形態 | 周邊單列端子為主 | 多列端子、可路由 leadframe |
| 適用 | MCU、PMIC、RF、類比 IC、感測器 | 高 pin count PMIC、RF front-end、車用 IC、SiP、小型多晶片模組 |
| 核心價值 | 小型、低成本、散熱佳、寄生低 | I/O 密度提升、路由彈性增加、維持 leadframe 成本優勢 |
| 製程門檻 | 導線架精度、molding、singulation | 更依賴蝕刻 / half-etch / 多列端子設計與可靠度控制 |
| 投資映射 | IC / QFN 導線架、封測 | 高階 QFN 導線架、先進導線架載板、PMIC / power module |
與 BGA / LGA / WLCSP 的差異
| 封裝 | 互連位置 | 優點 | 限制 |
|---|---|---|---|
| QFN / aQFN | 底部周邊端子 + exposed pad | 成本低、熱路徑短、寄生低 | I/O 擴展有限，焊點不易目視檢查 |
| BGA | 底部 solder ball array | I/O 密度高、可做大型封裝 | 成本與基板複雜度較高 |
| LGA | 底部 land grid | 低高度、可用 socket 或焊接 | 焊點可檢性與共面性要求高 |
| WLCSP | 晶圓級 bump 直接出 I/O | 最小尺寸、低寄生 | 對 die size、板級可靠度與重工較敏感 |
車用 wettable flank 為什麼重要
QFN / DFN 沒有外露 gull-wing lead，焊點多藏在封裝底部，傳統 AOI 不容易確認焊錫是否真正潤濕端子。車用電子要求可檢性與可靠度，wettable flank 透過 dimple、half-etch、step cut 或側壁鍍層，讓焊錫在封裝側邊形成可視 fillet，讓 AOI 能檢查 solder joint。
技術難點在於：saw singulation 會造成 copper burr、smear、sidewall oxidation；若 flank 形狀、去毛邊與鍍層控制不好，可能導致焊點高度不足、端子短路、封裝傾斜或 AOI 誤判。
投資觀察
- 6548_長華科技（櫃）：台股 QFN / IC / LED 導線架核心公司，需追蹤 QFN photo / 顯影蝕刻產能、客戶認證與貴金屬鍍層成本轉嫁。
- 8070_長華電材（市）：透過長華科技參與 QFN 導線架，投資定位偏集團平台與封裝材料通路。
- 6920_恆勁科技（興）：ALF / xQFN 屬 QFN 與功率封裝載板的交界，重點在 C2iM 厚銅柱、molding compound 與 AI server SPS / VRM。
- 2351_順德（市）、5285_界霖（市）：主軸偏功率導線架，但 QFN 的低寄生、短路徑與 exposed pad 思維會外溢到功率封裝。
來源
- ASE Leadframe Packaging / aQFN 官方介紹：https://ase.aseglobal.com/leadframe-packaging/
- Amkor MicroLeadFrame / QFN package data sheet：https://amkor.com/wp-content/uploads/2018/02/MicroLeadFrame_DS572.pdf
- Amkor Side Wettable Flanks for Leadless Automotive Packaging white paper：https://amkor.com/cn/wp-content/uploads/2020/09/Amkor-Side-Wettable-Flanks-for-Leadless-Automotive-Packaging-Whitepaper.pdf
- Shinko Non-Lead Package QFN Leadframe 官方頁：https://www.shinko.co.jp/english/product/ic-package/leadframe/p-vqfn.php
- NXP package overview / QFN application material：https://www.nxp.com/products/nxp-product-information/packages%3AIC-PACKAGES
- 技術_導線架
- 6548_長華科技（櫃）
- 6920_恆勁科技（興）