技術_CPC
與 CPO 的關係
CPC（Co-Packaged Copper）與 技術_CPO（Co-Packaged Optics）為 2026-2028 ASIC 平台 golden window 的兩條並行路線：CPO 走 scale-up（最高頻寬 / 最低功耗、ASIC 內共封裝光學引擎），CPC 走 scale-out（pluggable 銅互連 / 部署彈性 / 維護便利 / 標準化生態）。同一 ASIC 通常會同時設計兩種介面以對應不同部署需求；hyperscaler 依機櫃位置、距離與升級頻率決定 CPO : CPC 比例。
定義
CPC 是把銅互連保留在 ASIC 封裝後的 I/O 路徑（pluggable copper 或近端銅纜），相對於把光引擎直接共封裝的 CPO 路線。在系統視角下，CPC 不是一項新材料技術，而是**「銅介質 + 高速 SerDes + pluggable / DAC / AEC 連接器」的延伸組合**：
- 仍使用銅（含 DAC、AEC、AOC 等），保留現有 OSFP / QSFP-DD 介面與標準化生態
- 不在封裝內整合光引擎，但要求 ASIC 設計同時保留高密度銅 I/O（與 CPO 並列存在）
- 信號速度逼近 224 Gbps PAM4 上限；448 Gbps 為銅介質的物理懸崖
CPC 與 CPO 的同時設計就是 NVIDIA 在 2026 Spectrum-X CPO Switch 與既有 InfiniBand / 銅連接同時並行的核心理念——CPO 解效能，CPC 解部署彈性與成熟度。
CPC vs CPO 對比
| 維度 | CPC（Co-Packaged Copper / Pluggable） | CPO（Co-Packaged Optics） |
|---|---|---|
| 互連介質 | 銅（DAC / AEC / AOC、PCB midplane） | 光（PIC + FAU + 光纖） |
| ASIC 入光 / 入電位置 | I/O 在封裝邊緣 → SerDes → 銅纜 | 光引擎與 ASIC 同封裝 → 直接出光纖 |
| 訊號損耗 | 高（銅 channel loss 1 dB/cm @ 53 GHz） | 低（光纖 0.2 dB/km @ 1550nm） |
| 距離 | mm ~ cm（封裝內）；m 級（短距 DAC / AEC） | cm ~ km（跨機櫃 / 跨資料中心） |
| 頻寬上限 | 224 Gbps PAM4（單 lane）；448G 撞牆 | 1.6T → 6.4T → 12.8T+ |
| 功耗 | 高（需 retimer / DSP 補償） | 低（CPO 在 1.6T 級可省 ~180 MW / million-GPU） |
| 部署彈性 | 高（pluggable、易維護、可熱插拔） | 低（封裝後不可換、需重啟整顆 IC） |
| 生態 / 標準 | 成熟（OSFP / QSFP-DD / SFP） | 發展中（OIF / IEEE 標準仍在收斂） |
| 良率 / 維修 | 模組化、單顆替換 | 一點 defect 毀整顆封裝 |
| 場景 | scale-out / 機櫃間 / 短距 / 短期 | scale-up / 機櫃內 / 長距 / 中長期 |
為何 2026-2028 CPC 不會被 CPO 立即取代
- 標準化進度差：CPO 規格（OE 介面、光源外置 ELS、connector、可服務性 SOP）仍在 OIF / IEEE / SNIA 收斂；CPC 沿用既有生態，hyperscaler 部署風險低
- 熱與良率敏感度：CPO 一點封裝缺陷會毀整顆 IC（ASIC + 光引擎 + FAU 同封裝），CPC 模組化單顆替換成本低
- 可服務性（Serviceability）：CPO 維修 SOP 需重建（含光纖再對位 / FAU 重接）；CPC 沿用 pluggable 拔插即換
- 生態與成本：光元件（DFB / VCSEL / Comb Laser / MRM / EAM）供應仍緊張，pluggable 銅纜成本與供應穩定
- 應用分層：scale-out 對單 lane 頻寬要求較 scale-up 寬鬆，銅介質在 1.6T 級仍可運作
NVIDIA 訊號
NVIDIA 明確說 「CPO and copper coexist, layered deployment」——CPO 與銅線將分層共存。機櫃內 scale-up 走 CPO 解功耗、機櫃間 scale-out 走 CPC 解彈性，而非全面轉光。
銅介質的物理極限（448G Electrical Wall）
CPC 路線的時間天花板在於 448 Gbps PAM4 在銅介質不可行（穎崴 2026/05/14 PDF 整理）：
- 銅 Channel Loss：1 inch 高階介電質 @ 112 GHz Nyquist，插損已接近 −10 dB
- Skin Effect Limit：> 100 GHz 時 skin depth 跌破 0.2 μm
- 介電損耗倍數：損耗隨頻率線性放大
- DSP Power Explosion：要靠 DSP 補償物理 loss，ADC 取樣需 > 224 GS/s
- PAM6 / PAM8 退路：
| 規格 | 224G PAM4 | 448G PAM4 | 448G PAM6 | 448G PAM8 |
|---|---|---|---|---|
| Bits/Symbol | 2 | 2 | ~2.58 | 3 |
| Nyquist | 56 GHz | 112 GHz | 86.8 GHz | 74.7 GHz |
| SNR Penalty | 0 dB (Ref) | 0 dB (Ref) | −3.7 dB | −6.2 dB |
| DSP 複雜 | Medium | High | Higher | Highest |
| 銅可行性 | 成熟生態 | 頻寬牆，不可行 | 編碼複雜 | SNR 懸崖 |
CPC 路線在 448G 撞牆後，會被迫往 CPO 收斂（除非 PAM6 / PAM8 + 強 FEC 成熟）。這也是 CPO 在 2027-2028 後加速的關鍵推力。
CPC 在系統中的應用
圖說：穎崴 PDF I/O 介面演進圖。從現行 OSFP / QSFP-DD（CPC 銅線可插拔）→ 1.6T → 3.2T → 6.4T，最終銅介質撞牆後路線必走 CPO。CPC 在 1.6T 階段仍是 hyperscaler scale-out 的主力。來源：活動_穎崴_CPO論壇簡報_20260514
圖說：CPO 與 CPC 在 AI 資料中心系統中的部署模型。同一個 ASIC 同時對外提供 CPO（scale-up、機櫃內 / GPU 之間）與 CPC（scale-out、機櫃間 / hyperscaler 內部）兩種介面；資料中心透過分層部署最大化頻寬同時保留維護彈性。來源：活動_穎崴_CPO論壇簡報_20260514
CPC 測試需求與穎崴 CPO/CPC Total Solution
雖然 CPC 沿用銅介質，但封裝後測試挑戰與 CPO 高度重疊：
- 大封裝（>100mm × 100mm，up to 200mm）
- 高 pin 數（>10,000，up to 50,000 pins）
- Warpage 0.6mm 級
- 224 Gbps PAM4 高速電氣訊號完整性、Crosstalk
- 高熱密度（>4,000W per device）
- Socket housing thermal domain / power loss > 500W
6515_穎崴（市） 將 技術_HyperSocket 系列同時定位為 CPO + CPC 通用測試 socket：
- Hyper-LF：對應 CPC 的大封裝 + 高 pin 數需求
- Hyper-DH：對應 CPC 224 Gbps 高速電氣高電流密度
- Hyper-UF：對應頻繁清潔 / 焊球熔化（兩條路線都需要）
- Hyper-Liquid（驗證中）：對應極高熱密度 ASIC
圖說：穎崴 (WinWay) 表態同時對 CPO 與 CPC 測試做好準備（“WinWay is Ready for CPO & CPC Testing”）。意味著公司不押注單一路線，而是以混合架構 socket 同時切入兩條主流；2026-2028 ASIC golden window 內 CPO + CPC 共存對穎崴是雙重商業機會。來源：活動_穎崴_CPO論壇簡報_20260514
旺矽 6223_旺矽（櫃） 同樣同時供應 CPC（傳統 CPC / PPC 探針卡，2026 全年滿載）與 CPO 設備（Insertion 2 / 3）；可見 CPC 與 CPO 測試生態具高度共用性。
CPC 與 PCB / 載板供應鏈
CPC 對 PCB midplane 與 paddle card 規格升級需求顯著（3037_欣興（市）、2383_台光電（市）、8046_南電（市））；GS 2026-04-17 報告指出 Rubin Ultra NVL144 scale-up 導入 PCB midplane，且高速光模組同時帶動 Paddle Card 用量。
2026-2028 ASIC Golden Window：CPO + CPC 共存
圖說：穎崴 CPO 市場趨勢與挑戰摘要。“2026 - 2028 is the golden window for ASIC platform flexibility. One ASIC supporting both CPO and CPC - Scale-up via CPO for performance, Scale-out via pluggable for flexibility.” ——2026-2028 是 ASIC 平台同時設計 CPO + CPC 的黃金窗口期；2029-2030 後若 CPO 標準化與良率成熟，scale-out 部分也將逐步轉光。來源：活動_穎崴_CPO論壇簡報_20260514
觀察重點
- NVIDIA Rubin / Rubin Ultra / Spectrum-X 路線圖中 CPO : CPC 部署比例變化（2027-2028 預期 scale-up 全面 CPO、scale-out 仍混銅光）
- 銅介質 448G PAM4 是否最終被 IEEE / OIF 宣告不可行，逼迫 scale-out 也轉 CPO
- AEC / DAC / Paddle Card 廠商（欣興 / 台光電 / 南電）2026-2027 的訂單能見度
- 穎崴 HyperSocket CPC 應用案例放量速度（2026 為 CPU 元年 + 北美客戶量產，多數仍走 CPC pluggable 路線）
- 旺矽 CPC（CPC 探針卡 = Cantilever Probe Card）與 CPO Insertion 的營收結構分配與毛利率比較
來源
- 活動_穎崴_CPO論壇簡報_20260514（穎崴 WinWay 自家 CPO 論壇；CPO/CPC Application、448G 銅介質撞牆規格比較、I/O Interface Evolution、WinWay Ready for CPO & CPC Testing）
- 活動_穎崴_CPO論壇memo_20260514（口頭：CPC 與 CPU 共存、3.2T Spectrum S 量產、224 → 448 Gbps、CPC 與 CPO 共存到 2028）
- 活動_旺矽_富邦法說_20260515（旺矽 CPC / PPC 全年滿載；CPC 為傳統探針卡的縮寫，與 CPO 設備 Insertion 2/3 同期受惠）
- 技術_CPO、技術_HyperSocket、供應鏈_光通訊
名詞釐清
「CPC」在穎崴的語境中是 Co-Packaged Copper（銅介質共封裝 / pluggable 銅互連），是 CPO 的對偶路線。但 6223_旺矽（櫃） 法說中的「CPC」通常指 Cantilever Probe Card（懸臂式探針卡），是探針卡產品分類之一（CPC / PPC / VPC / MEMS）。兩者縮寫巧合相同，需依上下文判讀。本頁聚焦前者（封裝後銅互連路線）。