Stock LLM Wiki

CDNS.US

CDNS 海外 更新 2026-10-27

EDA / 矽 IP / 系統設計與分析

基本資料

Cadence Design Systems(NASDAQ:CDNS,Yahoo 股市頁查證上市別)為 EDA 龍頭之一,業務分四塊:核心 EDA(數位實作與簽核、類比與客製設計、驗證)、硬體(Palladium、Protium 硬體輔助驗證平台)、IP(介面、記憶體與基礎 IP,含 Tensilica)、SDNA 系統設計與分析(Allegro PCB、Millennium 平台、Reality Digital Twin、MSC 多體動力學)。商業模式高度經常性、按期認列;硬體屬非經常性。2026 年整合 Hexagon D&E(含 MSC)業務。

3Q26(2026-10-26 法說)營收 16.33 億美元(YoY+22%),訂單積壓創高 82 億美元,非 GAAP 營業利益率 44.1%、EPS 2.11 美元;同日發表 Maestro 領域專用 AI 模型組合,並上調 2026 全年展望至營收 YoY+21%、非 GAAP EPS 8.40 美元(中點)(活動_Cadence_3Q26法說memo_20261026)。

成長驅動:AI 與客製矽帶動設計活動(公司稱為歷來最強)、系統公司入局(約 45% 業務來自系統公司)、硬體輔助驗證需求、Agentic AI 超級代理與底層工具用量同步成長。

資料來源:本頁以 3Q26 法說(音檔 AI 轉寫,已校正)為唯一直接來源。

核心技術/競爭優勢

  • 三層架構:底層加速運算與專有資料、中層物理精準的模擬與最佳化引擎(傳統 EDA/SDA 工具)、頂層 AI 代理與編排;公司主張同時掌握三層(超級代理、Maestro 模型、EDA/SDA 工具)為獨特整合優勢(活動_Cadence_3Q26法說memo_20261026,2026-10-26)。
  • Maestro:針對晶片與系統設計的領域專用模型組合,涵蓋小型決策 LLM、中小型 LLM 到後訓練的前沿級開放權重模型,搭配模型路由器依任務選模型(含其他前沿與開放權重模型);初步結果品質最高 +30%、token 效率最高為通用基礎模型 5 倍;可雲端或地端部署、可用客戶資料再後訓練,已有數個部署進行中。與競爭對手 GPT-Synopsys 路線不同:不綁定單一前沿模型,目標成為客戶主要介面並保證資料機密性。
  • AI 超級代理(活躍客戶逾 100 家):ChipStack(RTL,部署約一年)、ViraStack(類比)、InnoStack(數位/後端)、AuraStack(封裝與 PCB)。客戶回報:Honda RTL 代理面積 -24%、功耗 -18%;聯發科 ChipStack 驗證覆蓋率 +50–70%、工程投入 -1.4–2 倍;Renesas MCU 團隊 InnoStack 34 倍生產力;Socionext 預期 5 倍;Rapidus 2 倍;Nokia AuraStack 5 倍(同上)。
  • 數位全流程整合:3nm、2nm 下簽核與實作、合成與實作難分開,Agentic AI 需要完整垂直流程;3Q 新增 16 個數位全流程勝利;SpectreFX 在一家基礎設施矽供應商取代競爭對手,含多個 2nm 專案(同上)。
  • 硬體輔助驗證:Palladium、Protium 又創單季新高;硬體雲服務成長;CEO 引 TSMC 在 IMEC 的製程路線圖,預估未來五年晶片尺寸成長 48 倍(一般為 5–10 倍),推升硬體與 die-to-die IP 需求(同上)。

產品與應用

產品 / 服務 應用 相關客戶 / 下游
核心 EDA(Innovus、Virtuoso、SpectreFX、Jasper、Verisium 等) 數位實作/簽核、類比與混合訊號、驗證 半導體與系統公司;3Q26 YoY +20%
硬體(Palladium、Protium) AI/HPC 大型設計的硬體輔助驗證 AI 與 HPC 客戶、領先半導體公司(硬體雲)
IP(介面、記憶體、基礎 IP、Tensilica) 客製矽、先進節點與 chiplet 超大規模雲端業者、半導體客戶、一家領先太空科技公司;3Q26 YoY +24%,Tensilica 營收新高
SDNA(Allegro、Millennium、Reality Digital Twin、MSC) PCB/封裝、多物理與 AI 工廠設計 電動車、電力、Switch、Nokia;3Q26 YoY +30%
AI 超級代理與 Maestro 晶片與系統設計自動化 見核心技術段客戶

EPS 記錄

只放實績(A);EPS 為美元。

季度 EPS (美元) YoY 備註
2026Q3 非 GAAP $2.11/GAAP $1.05 — 營收 $1,633M(YoY+22%);GAAP 營業利益率 26.2%、非 GAAP 44.1%;經常性營收 YoY +18%;營運現金流 $424M(活動_Cadence_3Q26法說memo_20261026,2026-10-26)

財測假設

來源(日期) 模型 / 推導鏈 關鍵假設 產出
公司 guidance(2026-10-26 法說) 2026 全年(上調) 現行出口管制大致維持至年底;設計活動強、Agentic AI 帶動基礎工具用量、硬體再創年度新高 營收 $6.387–6.417B(中點 YoY+21%,較 2025 增加約 $1.1B);GAAP 營業利益率 28.2–29.2%;非 GAAP 44.2–45.2%(中點 44.7%,非 GAAP 營業利益增加約 $0.5B);GAAP EPS $4.84–4.90;非 GAAP EPS $8.37–8.43(中點 $8.40,上調 $0.30);營運現金流約 $2B,自由現金流 >50% 用於買回
公司 guidance(2026-10-26 法說) 4Q26 4Q 傳統上最強 營收 $1.695–1.725B;GAAP 營業利益率 30–31%;非 GAAP 44–45%;GAAP EPS $1.23–1.29;非 GAAP EPS $2.19–2.25
管理層說明(2026-10-26 法說) 利潤率結構 Hexagon D&E 整合壓低今年增量利潤率,預期明年受益;排除 D&E 增量利潤率約 54–55%、營收成長中十位數、EPS 成長高十位數 Rule of 40:營收 +21% + 營業利益率略低於 45%,2026 超過 65%
管理層說明(2026-10-26 法說) 訂單與積壓 2026 為較輕續約年,訂單仍強;積壓與訂單反映收入認列時點 積壓 $8.2B(創高);2027 展望於 2027-02 提供
管理層說明(2026-10-26 法說) 資本配置 董事會增授權買回 $2.5B 3Q 買回 $400M;期末現金 $1.452B、債務本金 $2.6B;DSO 66 天

關鍵 Claim

Claim 類型 來源 日期 信心
3Q26 營收 $16.33 億、積壓 $82 億、2026 展望上調 fact 活動_Cadence_3Q26法說memo_20261026 2026-10-26 高
Maestro 品質最高 +30%、token 效率最高 5 倍(相對通用基礎模型) public_info(公司初步結果) 同上 2026-10-26 中
客戶生產力成果(Renesas 34 倍、Socionext 5 倍、Rapidus 2 倍、Nokia 5 倍) public_info(客戶回報/預期,約十分之一客戶願公開) 同上 2026-10-26 中
未來五年晶片尺寸成長 48 倍(TSMC 路線圖,CEO 轉述) third_party 同上 2026-10-26 低(口徑未明)
約 45% 業務來自系統公司 fact(管理層) 同上 2026-10-26 中高

風險與注意事項

  • 3Q 經常性營收成長 18%,低於 2Q 的 20%;管理層歸因於去年同期中國營收變動的比較基期。
  • 2026 預期假設現行出口管制大致維持至年底;管制變動為主要外生風險。
  • 硬體營收季間波動大,且屬非經常性,進入 4Q 管線雖強,但不保證逐季成長。
  • Agentic AI 的變現方式(CFO 稱 CAITs [待確認] 針對底層設計代理與編排能力變現)與毛利結構細節未揭露;與 Synopsys 的 GPT 路線競爭結果待觀察。
  • Hexagon D&E 原預期今年約貢獻 1.6 億美元(營收或營業利益口述未明,[待確認]),整合壓低增量利潤率。
  • 本頁僅有單場法說作為來源,尚無券商評等、共識 EPS 與目標價。

時間軸

時間 事件 類型 重要性 備註
約 2025Q4 ChipStack 超級代理上線(部署約一年) 產品 ⭐⭐ 由「約一年」回推†
約 2026Q1–Q2 ViraStack、InnoStack、AuraStack 先後上線(活躍約 6–9 個月) 產品 ⭐⭐ 同上†
2026 Hexagon D&E(MSC)業務整合 併購整合 ⭐⭐ 預期明年貢獻改善
2026-10-26 Maestro 領域專用 AI 模型組合發表 產品 ⭐⭐⭐ 活動_Cadence_3Q26法說memo_20261026

供應鏈位置

  • 上游:底層加速運算與模型(OpenAI、Anthropic、Gemini 等前沿模型廠為合作對象,亦使用開放權重模型後訓練)。晶圓代工端的 Samsung Foundry、Rapidus 為 InnoStack 使用者。
  • 下游:晶片設計業者(半導體與系統公司);EDA 屬設計端工具,隨設計活動與先進節點/chiplet 複雜度成長。
  • 所屬鏈:供應鏈_Agentic_AI基礎設施(EDA 環節)。

相關公司

公司 關係 說明
6723.JP(renesas) 客戶 MCU 團隊 InnoStack 34 倍生產力
2454_聯發科(市) 客戶 ChipStack 導入量產數位驗證流程,驗證覆蓋率 +50–70%
005930.KR(samsung) 客戶 Samsung Foundry 以 InnoStack 加速 PPA 探索與 DTCO
2330_台積電(市) 產業參照 CEO 引用其 IMEC 簡報之製程路線圖(五年晶片尺寸 48 倍)
ADI.US(analog_devices) 合作夥伴 下一代音訊應用共同開發
3529_力旺(櫃) IP 競合 力旺頁將 Cadence 旗下 Secure-IC 列為軟 IP 對手
RMBS.US(rambus) IP 競合 安全 IP 側有競合

Synopsys 為主要同業(本庫尚無公司頁);3Q26 法說分析師提及其 GPT-Synopsys 與其對未來成長、利潤率及版稅模式的論述。

來源

相關頁面