超級電容CBU

定義

CBU（Capacitor Backup Unit，電容備援單元）是以超級電容（EDLC / 鋰離子電容 LIC）為核心的高功率瞬態補償元件，負責吸收與補償 AI GPU 在毫秒、微秒級的瞬間負載波動，保護 DC Bus 免受電壓驟降（Voltage Sag）損害。

與 BBU 的分工關係： - CBU：毫秒 / 微秒級瞬間負載波動補償（GPU 瞬間滿載時電流突波），部署位置在 Rack ⇔ tray-level - BBU：分鐘級市電中斷備援（外部電網故障時橋接供電），部署位置在 Rack-level

缺點：CBU 僅支援瞬態補償，無法取代電池進行長時間斷電備援。

圖解

圖說：Battery Rack 構成方塊圖，DC-DC Distribution、BBU shelves 與超級電容三層連接至 Kyber（Rubin Ultra）機櫃——顯示超級電容與 BBU 在 HVDC 架構下的協作位置。

圖說：HVDC 電源櫃成本結構圓餅圖——AC-DC shelves 60%、BBU 17%、CBU 7%、BMS/Controls 9%、DC PDU 4%、Busbar 3%、Cabinet+Integ. 3%。CBU 在電源櫃 BOM 中占 7% 但功能不可或缺。

技術原理

超級電容核心技術類型

運作機制

AI GPU 在大規模模型訓練或推理時，瞬間功耗可達平均值的 170–200%，傳統電源系統無法即時響應（PSU 響應時間通常在毫秒至幾十毫秒）。超級電容充放電可在微秒至毫秒級完成，在 PSU 反應之前即補入電能，平滑電流突波：

圖說：PSU／Power Shelf、CBU（圓柱超級電容 cell 加控制板）與 BBU（鋰電 cell）並聯在 DC Busbar（800V／50V）上供電給 GPU；CBU 在 DC Busbar 上快速響應 GPU 瞬態負載，BBU 負責更長時間的備援，兩者分工互補。自繪示意，CBU 外觀參考 MS（2026-10-06）Panasonic CBU 實物。

AI 伺服器暫態功率問題與 CBU 結構（Morgan Stanley，2026-10-06）

MS 整合電源方案報告（報告_MS_整合電源方案IPS_20261006）對 CBU 的拆解：

• 問題成因：大模型訓練時數千顆 GPU 同步，張量運算時功耗逼近設計上限，集合通訊、checkpoint、資料搬移時驟降，個別 GPU 的功率變化被放大到伺服器、機櫃與叢集。GPU 由低使用率跳到滿載時電流需求在微秒內上升，PSU 控制迴路來不及反應，缺口由鏈路上的電容放電補，造成 DC 母排電壓下陷，可能導致 GPU 降頻、運算錯誤、非預期重置，甚至整個訓練工作回到上一個 checkpoint；反向驟降則造成電壓尖峰、電容與穩壓器加速老化。1kW 負載增量在 12V 下約需多 83A，多顆 GPU 同步時電流擺幅可達數百安培。
• 後果：反覆功率擺動造成熱循環，加速電解電容、功率 MOSFET、焊點、PCB 互連與連接器老化；營運商被迫以尖峰而非平均功率設計基礎設施（平均 80kW 的機櫃可能要為 120-140kW 暫態尖峰預留 PSU、UPS 與冷卻容量），形成擱置容量與偏低的負載效率。
• UPS 在設施／列級，遠離加速器；GPU 暫態發生在微秒至毫秒（允許的 GPU 電氣設計功率偏移約 50ms），屬響應時間與位置錯配，並非 UPS／PSU 不能支援 AI。
• CBU 結構：電容組（EDLC 單顆約 2.7V，高壓系統需長串聯；TI 的 Nvidia 導向參考架構示範 800V EDLC CBU；LIC 能量較高、EDLC 內阻低循環耐久高）、均壓電路（被動電阻洩放或主動 MOSFET／轉換器）、雙向 DC/DC（使電容電壓下降時仍能利用更多儲能）、控制與管理軟體、保護與切換（保險絲、預充電、接觸器；DC 故障隔離需求隨電壓上升）、監控（電壓、電流、溫度、ESR、SOH）、熱與機構（高功率循環需氣流，更高功率可能需液冷）。
• 三大功能：① 暫態功率穩定（在 GPU 與較慢的 PSU 之間作電氣減震器，目標是電源品質而非降低機櫃總容量）；② 削峰（PSU、連接器、保護裝置與部分上游不必為短暫峰值放大）；③ 短時間 ride-through（毫秒至數秒，屬次要功能，電容能量密度低，秒級以上轉由 BBU）。
• 整合式電容：Nvidia GB300 NVL72 增強型 power shelf 在 PSU 旁內建大容量電容組，每顆 GPU 約配置 65 焦耳儲能；Nvidia 在 Megatron LLM 工作負載實測可使上游峰值功率需求下降約 30%。與獨立 CBU 相比可節省機櫃空間、縮短電氣路徑、協調 PSU 與儲能，代價是電容容量與 power shelf 設計綁死、較難獨立擴充或維修。
• 廠商：台達電有採 LIC 的 power capacitance shelf（在 20kW 下維持 15 秒）；Panasonic 展示 CBU 並與電源廠提案 BBU＋CBU 整合方案，第一代 CBU 與 Panasonic Industry 合作、FY3/27 內量產；光寶簡報展示 Vera Rubin NVL72（18.3kW PSU）輸入電流 max/min 比降至 24.27%（GB300 為 54.65%、GB200 為 91.57%）。

圖說：Infineon 的 AI 伺服器暫態功率波形：負載瞬間升至 180%（<0.5 ms）、150%（<50 ms），回到 100% 基準，斜率 2.5 A/µs。（Infineon，經 MS 引用 2026-10-06）

圖說：Panasonic CBU（Capacitor Bank Unit）實體：圓柱電容 cell 排列加控制板。（Panasonic，經 MS 引用 2026-10-06）

圖說：GB300 電源 shelf 內部，綠框標示「Energy Storage」電容組，即整合式電容的實體位置。（Nvidia，經 MS 引用 2026-10-06）

圖說：光寶簡報：GB200／GB300 NVL72（5.5kW）與 Vera Rubin NVL72（18.3kW）輸入電流示波器波形，Ipk-max／Ipk-min 比值由 91.57%、54.65% 降至 24.27%。（光寶，經 MS 引用 2026-10-06）

電網穿越與波動：新的需求來源（OCP 2026-10）

• 電網規範成為超級電容／電容托盤的新需求：Google 將超級電容、BESS 列為電壓穿越（VRT）與「負載模擬」的手段，與 PSU 韌體更新、MV-UPS 並列（規範見 技術_資料中心電網併網與負載穿越）。
• Google 三層儲能與循環需求：晶片與機櫃級（整合電容、機櫃內 CBU，暫態）→列級／sidecar（BBU＋CBU 雙功能模組，橋接與削峰）→設施級 BESS（小時級備援）。CBU 主動處理動態暫態，BBU 保持被動至 AC 失電；PSU、CBU、BBU 的 I-share 須整合成單一削峰控制器以避免迴路振盪。需求：ML 高頻循環約 100 萬次／年、10 年 100M+ 循環；LFP 僅 3k–10k 循環，電解電容／EDLC >5M 循環（僅短脈衝），鋰離子超級電容能量密度為 EDLC 的 4–5 倍、循環略低、成本較高、能量不足以做備援。Google 擬在未來 2–3 季貢獻高壓混合電池／超級電容模組規格（報告_OCP2026_Google_AI負載功率波動硬體緩解_20261015，2026-10）。需求遠超現有電池規格，利多超級電容與混合模組（單一來源 Google，Microsoft 方向一致）。
• Microsoft：電網共振頻帶與 DoD：訓練方波落在 0.1–0.5／0.5–0.8／0.8–2／5–55Hz 共振頻帶；PSU 內 VBlk 軟匯流排的放電深度 DoD＝1−(Vmin/Vmax)² 受 AC 電壓與元件耐壓限制，電容托盤 DoD 較高，超級電容能量密度高於電解電容；busway 級電容機櫃不理想（下游 PSU、IBC 仍受影響），未來 DC busway 偏好機櫃內電容架（報告_OCP2026_Microsoft_訓練功率振盪與機櫃內濾波_20261015）。
• NVIDIA IPS（Intelligent Power Smoothing）：機櫃內儲能 400J／GPU，搭配 GPU 韌體 ramp（範例 20 W/s）與電源架 AC ramp 限制（範例 400 W/s）；Vera Rubin NVL72 LLM 訓練實測 AC whip 峰值降 13%／51%（量測單位 kVA，基準為 AC 峰值或峰均差未明示）。此做法把平滑主力放在韌體，機櫃內儲能相對小（NVL72 約 72 GPU 估約 29kJ，推論）。電源架供應商 AVL 列名台達電、光寶科（報告_OCP2026_NVIDIA_VeraRubin機櫃功率平滑_20261015）。NVIDIA 端到端儲能需求：EDPP 37.5、低壓穿越 250、閒置 1 秒 1,000 J/kW；MGX 第二代儲能 65→100 J/kW（與上方 GB300「65 焦耳／GPU」單位不同，口徑待釐清）。
• 位置分歧：NVIDIA 偏機櫃內加韌體；Google 偏列級／sidecar 標準化模組；Microsoft 偏機櫃內電容托盤；Schneider 偏 800V 電源鏈上的功率電池（加掛約 0.1–0.15 USD/W，對新建 BESS 0.3–0.6 USD/W，Schneider 估算範圍寬）。各家依自身產品線立場，勿當共識。

圖說：LLM 訓練實測 #1，AC whip 功率 20 秒時序，IPS OFF 約 40–45kVA 並週期性掉到約 14kVA，IPS ON 平貼約 40kVA，標註 13% 峰值降低（NVIDIA，2026-10-15）。

新進廠商與規格（OCP 2026-10）

• Skeleton Technologies（歐洲）：CBU800 液冷 EDLC 模組 80kW 連續／120kW 峰值，電力電子僅占體積 10–15%；機櫃內每組 CBU 160kW 連續／240kW 峰值；與 Siemens SSCB 合推 1.2MW 48OU 液冷 sidecar（UL 版待發表，無量產時程；CBU 能量與持續秒數未給）。實驗室量測負載到 PSU 電流於 0.1–55Hz 次諧波低頻衰減約 -70dB（報告_OCP2026_Siemens_Skeleton_600kW_800VDC_Sidecar_20261015）。單櫃量級遠大於光寶 CBU 108kW／5 秒與台達 LIC shelf 20kW／15 秒，屬 CBU 次系統的競爭訊號。
• 光寶科 CBU shelf：108kW、EDLC、18kW×6、5 秒；PTT 2026-08、量產目標 2027 Q2（報告_OCP2026_光寶科_1MW電源機櫃_20261015，廠商自述）。
• Panasonic LIC 貨櫃 CBU：10ft 貨櫃 8 個 CBU 櫃（LIC）備援 300kW、負載平滑 10MW（1 秒充放）；LIC Gen1 約 Rubin、Gen2 約 CY2028，2-in-1（電容／電池整合）電芯約 CY2030（廠商初估；報告_OCP2026_Panasonic_高功率密度BBU與CBU_20261015）。
• 台達電 PSU 內儲能：50VDC 線 PSU 儲能 75J→105J→1200J（HPR→HPR2→VR200 110kW shelf），Pizza Box 1U 55kW 液冷 PSU 3600J 緩衝（報告_OCP2026_台達電_NVIDIA_800VDC電源與散熱_20261015）；LVRT 要求 100% 負載停電後 500ms 內恢復（台達電×AE 字幕，自動辨識數字）。

圖說：實驗室量測曲線，負載到 PSU 電流衰減對頻率（約 0.1Hz 至 1kHz 以上），低頻衰減約 -70dB、隨頻率上升遞減，標示 0.1-55Hz 次諧波需衰減（Siemens／Skeleton，2026-10-15）。

關鍵參數 / 判斷指標

世代導入進程

台達電 VR200 世代電源櫃已導入超級電容（每櫃 $8,000）；Kyber 世代升至 $15,000，並與 BBU 共同列為「電池櫃」的標準構件，即使 Phase 3 電源櫃退場後仍長期存在。

技術瓶頸 / 風險

• 高壓安全：800VDC 環境下若 CBU 漏液或發生絕緣破壞，與直流電弧結合將產生複合風險，需嚴格漏液偵測與控制系統整合
• 成本：超級電容模組單價目前偏高，LIC 技術能量密度雖優，但製造成本仍高於 EDLC
• 能量有限：僅支援瞬態補償，無法應對數秒以上的停電事件，需與 BBU 協作
• HVDC 認證：800VDC 電氣設備的安規認證週期長（NFPA 70E、IEC 標準），且目前標準尚在建立中

關鍵廠商

相關技術

• 技術_BBU備援電池
• 技術_HVDC
• 技術_資料中心電網併網與負載穿越
• 技術_鋁電解電容
• 技術_聚合物鋁電容

供應鏈

→ 供應鏈_AI資料中心電力

相關頁面

• 分析_OCP2026_800V直流供電與機櫃電源
• 分析_整合電源方案_市場規模_架構演進與台達光寶評價_MS_20261006
• 分析_BBU備援電池產業_20260929