web_SoIC 最新進展彙整（2026-08-16）
為 SoIC 與垂直互連報告補 2026-07-26 之後的缺口。工具：agy grounded 搜尋取線索 → defuddle 擷取原始出處查證。 重要教訓：agy 本次回覆中自行「美化」的網址有多筆是捏造的（Tom's Hardware 兩條 404、The Elec idxno=4762 實為電池新聞）。必須要求 agy 輸出 grounding 原始重導向連結，再 defuddle 解析真實網址。
一、TSMC SoIC 世代與 pitch 路線圖（Tom's Hardware，台積電 2026 北美技術論壇）
已核實。原始簡報兩張已存 data_base/attachment/：
| 檔名 | 內容 |
|---|---|
web_TSMC_SoIC世代與pitch路線圖_20260816.jpg |
TSMC-SoIC Boosts AI Compute：56× 互連密度、5× 能效 vs CoWoS；6µm 2025 量產；2029 A14-on-A14 4.5µm |
web_TSMC_系統整合算力擴張48X_20260816.jpg |
System Integration Scales AI Compute：單一 CoWoS 內運算電晶體 2024→2029 增 48 倍 |
web_Broadcom_F2B_vs_F2F訊號密度_20260816.jpg |
Gen1 F2B vs Gen2 F2F 剖面與訊號密度對比 |
重點：
- 世代分水嶺：第一代 SoIC（2023, 9µm）只支援 face-to-back，訊號須穿過底部晶粒多層金屬與 TSV；第二代支援 face-to-face，金屬層直接對接
- pitch 路線：2023 9µm(N7/≥N7) → 2025 6µm(N5/≥N5) → 2026 6µm(N3P/≥N4) → 2027 6µm(N2P/≥N3P) → 2028 6µm(N2P/≥N2P) → 2029 4.5µm(A14/≥A14)
- Broadcom 量化：F2B 原始 TSV 密度 3k/mm²、有效訊號密度 ~1.5k signals/mm²，TSV 寄生負載高需專用 PHY；F2F 原始 HCB 密度 27k/mm²、有效 14k signals/mm²，2D 邏輯架構不需改動
- Kevin Zhang（台積電 SVP）原話重點：路線圖未涵蓋所有排列組合，A16 亦具堆疊能力；關鍵有二——pitch 微縮（9→6→4.5µm）與堆疊時程加速。過去疊 N3P on N4 是因含 TSV 的 base die 需時間成熟，3nm TSV 約 2027 到位；2029 年 A14 TSV 在初期量產後僅一年即可用
- Fujitsu MONAKA（Broadcom 打造）：144 個 Armv9 核心，4 顆 N2 運算 chiplet 以 F2F 混合鍵合（HCB）疊在 N5 SRAM chiplet 上，另有大型 I/O die 整合記憶體控制器與 12 通道 DDR5 PHY；PCIe 6.0 + CXL 3.0。仍使用 9µm pitch，且不做 logic-on-logic（散熱考量）。目前送樣中，2027 量產
- 作者判讀：「即使是 Broadcom 這樣的創新者，對最新版本的 3D 整合技術也很謹慎」——與 CoWoS 客戶搶用最新版本形成強烈對比
二、SoIC-MH 與 Apple（TrendForce 2026-06-08、TechPowerUp、TechNews 2026-03-04）
已核實。
- SoIC-mH 採水平模封（molded horizontal）架構，以晶圓級無凸塊混合鍵合直接整合多顆晶片；可提高封裝密度、改善訊號傳輸效率與散熱
- Apple M5 Pro／M5 Max 採用 SoIC-MH（TechPowerUp 稱 SoIC-MH 2.5D packaging），18 核 CPU，是 Apple 首度轉向真正的 chiplet 設計
- 效益：把 CPU＋NPU 與 GPU 分離，兩者可各自獨立擴充；避免單晶片逼近 830mm² 光罩極限，改善良率、降低大 die 缺陷成本
- M5 Ultra：沿用 UltraFusion 雙 die 架構（兩顆 M5 Max），互連頻寬 >1,000GB/s，傳 36 核 CPU／84 核 GPU／最高 512GB 統一記憶體，N3P 製程；受供應鏈限制，Mac Studio 可能延至 2026-10
三、SoIC 產能、資本支出與廠區（TrendForce 2026-03-18，引述工商時報）
已核實原文（其中法人估算數字本身仍屬 estimate）。
- 供應鏈稱台積電 2026 年 SoIC 月產能規劃約 10,000-15,000 片，2027 年起因 NVIDIA、Broadcom、AMD 需求續擴
- SoIC 單位資本支出遠高於 CoWoS：每萬片月產能約 USD6.8-7.0bn
- 廠區：主力 AP6（苗栗竹南），AP5B（台中）支援
- 先受惠：BESI、Applied Materials、Tokyo Electron；台廠機會在濕製程與設備
- NVIDIA：Rubin Ultra（2027）由七顆晶片、五種機櫃組態構成；Feynman（2028）採客製 HBM 與更高密度 chiplet 設計，SoIC 用量顯著上升
四、BESI 2Q26 財報（官網新聞稿，2026-07-23）
已核實。
| 項目 | 2Q26 | 年增 |
|---|---|---|
| 訂單 | €292.9m | +128.8% |
| 營收 | €249.9m | +68.7% |
| 淨利 | €89.0m | +177.3% |
| H1-26 訂單 | €562.6m | +116.5% |
| H1-26 營收 | €434.7m | +48.8% |
2026-06-18 投資人日上調長期財務目標。→ 驗證野村 2026-05「BESI 訂單 2026-27 由谷底回升」的預測。
五、台廠 2Q26（部分核實）
| 公司 | 內容 | 狀態 |
|---|---|---|
| 中砂 1560 | 2Q26 EPS 3.49（季增 18.71%、年增 91.76%） | 已核實（Yahoo 股市） |
| 均華 6640 | 2Q26 EPS 4.33（年增 24.07%） | 已核實（Yahoo 股市） |
| 中砂 1560 | 先進製程與先進封裝佔營收 61.2%、鑽石碟月產能上修至 7 萬顆以上、1.4nm 鑽石碟開始出貨、2026-08-11 法說 | 待核對（僅 agy 稱） |
| 均華 6640 | Die Bonder 營收佔比 2026-27 突破 50%、先進封裝設備佔營收 90-95%、能見度至 2027Q2、2026-08-12 法說 | 待核對（僅 agy 稱） |
| 三福化 4755 | SoIC 蝕刻液 2026-04~05 通過客戶驗證、3Q26 起貢獻營收；2026-08 董事會通過 1.5 億元擴建善化廠 | 待核對（僅 agy 稱；蝕刻液認證與 3Q26 放量與庫內 2026-05-28 法說紀錄一致） |
| 昇陽半 8028 | 晶圓薄化切入 SoIC；BSPDN（A16）承載晶圓需求倍增；再生晶圓月產能 2026 年底擴至 120 萬片 | 待核對（僅 agy 稱） |
| 弘塑 3131 | SoIC 設備營收佔比 2027-28 提升至 50% 以上、香山二期投產、能見度跨 2027-28 | 待核對（agy 稱；50% 佔比與庫內 GS 2026-05-26 一致） |
六、HBM 混合鍵合導入時程（待核對，來源年份偏舊）
agy 稱：JEDEC 將 HBM4 封裝厚度由 720µm 放寬至 775µm，使 SK hynix（Advanced MR-MUF）與 Samsung（Advanced TC-NCF）不必被迫轉混合鍵合；混合鍵合遞延至 HBM4E（2027 前後）或 HBM5 的 20/24-Hi（2028+）。
- 查證狀態：未取得原始出處（agy 給的 The Elec 連結經 defuddle 驗證為電池產業新聞，非 HBM4 報導；其餘來源日期多為 2024）
- 與庫內張力：分析_ECTC2026先進封裝五大戰線_260706 引 SemiAnalysis 稱 HCB 在 20/24-hi HBM 的必要性上升（stack 熱阻降 19-29%）、導入時點提前
- 判讀：兩者不必然衝突——厚度規格放寬買到的是時間而非豁免；層數與頻寬續增時，熱阻與 pitch 極限仍會把 HBM 推向混合鍵合。追蹤點是 HBM4E 客製版本是否成為先導驗證節點
七、其他待核對線索
- CEA-Leti 發表可在 100-150°C 退火的 Cu-Cu 活化鍵合技術（agy 稱）
- SiCN 介電材料取代 SiO₂ 為 sub-micron pitch 混合鍵合共識（與庫內 技術_混合鍵合 SemiEng 2026-07-17 材料路線一致）
- BESI 混合鍵合客戶數 2025 年底 15 家 → 2026 年中 21 家（agy 稱）