晶圓代工專題

晶圓代工產業趨勢、先進封裝藍圖與問答詳細 Memo

1. 全球晶圓代工產值預估與結構變化（2023–2035 年）

• 總體產值複合年均成長率（CAGR）：2023 年至 2035 年間整體產業 CAGR 約為 11% 至 12%。
• 兩階段驅動力量劃分：
• 第一階段（2023–2030 年）—— AI 基礎建設驅動期：
  • 此區間產值 CAGR 達 14.51%，屬於高速爆發期。
  • 主要成長動能來自大語言模型（LLM）的訓練、大型 AI 伺服器建置與算力中心的硬體軍備競賽。
• 第二階段（2031–2035 年）—— 邊緣運算（Edge AI）驅動期：
  • 此區間 CAGR 降至約 8.5%，產值成長回歸平穩。
  • 主要原因在於 2030 年前基礎算力建設已達一定規模，其後成長重心轉移至終端應用產品落地，包括 AI 手機、AI PC、ADAS 先進輔助駕駛、電動車與具身智能機器人等邊緣運算裝置。

2. 2026 年 Q2 全球晶圓代工市況與前十大排名細節

• 第一名：台積電（TSMC）
• 2026 年 Q2 單季營收突破 400 億美元（約 401 億美元）。
• 全球市占率攀升至 72.5%。
• 從 2025 年 Q4、2026 年 Q1 到 2026 年 Q2，連續三季市占率節節上升，主要受惠於 AI 先進製程晶片的強烈拉貨需求，預期至 2026 年 Q4 營收占比與市占率還會進一步擴大。
• 第二名：三星（Samsung Foundry）
• 2026 年 Q2 單季代工營收僅約 32 億美元。
• 全球市占率約 5.9%。
• 光是晶圓代工本業，台積電單季營收規模已是三星的 12 倍以上。
• 其他主要台系代工廠排名：
• 聯電（UMC）排名全球第 4 名。
• 世界先進（VIS）排名全球第 8 名。
• 力積電（PSMC）排名全球第 10 名。

3. 電晶體技術架構演進：FinFET、GAA 與成熟平面架構

• FinFET（鰭式架構）：
• 涵蓋製程區間：16nm、12nm、10nm、7nm、5nm 直至 3nm。
• 物理瓶頸：當製程微縮逼近 3nm 邊界時，立體鰭片結構變得過高且極度纖薄，在量產過程中極易產生結構崩塌或碎裂；同時散熱阻抗劇增，形成電氣性能與熱管理的重大瓶頸。
• GAA（全環繞閘極架構，以台積電奈米片 Nanosheet 為代表）：
• 導入節點：2nm、1.4nm 及更先進節點。
• 結構與優勢：採用水平堆疊的垂直環繞式奈米片通道，雖然製程加工複雜度驟增且特用化學品材料成本高昂，但能達成極佳的靜電控制能力與卓越的 PPA（效能、功耗、面積）表現。
• 應用領域：全面鎖定旗艦級高階 AI 算力加速晶片、超算中心（HPC）處理器及頂級旗艦手機晶片。
• 成熟製程 Planar（平面架構）：
• 主要定義於 28nm 以上節點，製造技術與設備成熟，性價比極高。
• 當線寬嘗試縮小至 20nm 及以下時，平面通道會出現嚴重的次臨界漏電現象，導致晶片性能大幅衰退，因此 20nm 以下必須全面跨入 FinFET 架構。
• 應用以電視面板驅動 IC、車用微控制器（MCU）等通用型晶片為主。

4. 三大代工巨頭先進製程技術規格與進度客觀評估

• 三大廠先進製程路徑圖（Roadmap）：
• 台積電：2023 年為 3nm 階段；2026 年正式量產 2nm；2027 年推出 A16（首次導入晶背供電 Backside Power Rail 架構）；2028 年推出 A14；2029 年推出 A13 與 A12（A12 亦採用晶背供電）。目前 A14 與 A13 規劃中未見晶背供電。
• 英特爾（Intel）：2025 年推進 18A 製程，採用其專屬的 PowerVia（背面供電） 技術與 RibbonFET 架構。
• 三星（Samsung）：2025 年推出 SF2（全環繞架構）；2026 年推進 SF2P；2027 年推出 SF2Z（導入晶背供電技術）。
• 以電晶體密度（Transistor Density）進行真實技術代差評定：
• 台積電 2nm 電晶體密度達到約 313 MTr/$\text{mm}^2$。
• 台積電 3nm 家族（包含 N3、N3E 等延伸節點）電晶體密度約落在 200 至 300 MTr/$\text{mm}^2$ 之間。
• 英特爾 18A 的實測電晶體密度約為 238 MTr/$\text{mm}^2$。
• 三星宣稱的 2nm 製程，實測電晶體密度僅約 235 MTr/$\text{mm}^2$。
• 客觀結論：英特爾的 18A 與三星的 2nm，其內部真實電晶體密度本質上僅等同於台積電的 3nm 水準；就實際物理性能與微縮技術而言，英特爾與三星皆落後台積電約整整一個技術世代。

5. More Moore（摩爾定律）vs. More than Moore（超越摩爾）定義

• More Moore（延續摩爾定律）：追求物理極限的幾何微縮，透過不斷縮小線寬尺寸（從 16nm、3nm、2nm 至 1.4nm），在相同晶片面積內塞入更龐大數量的電晶體，極致榨取運算速度與功耗節省（PPA）。
• More than Moore（超越摩爾定律）：不再執著於光刻線寬縮小，而是善用現有折舊完畢的成熟製程機台（如 28nm、55nm 等），透過導入新材料、微機電複合架構與特殊技術（例如高壓 BCD、RF 射頻模組、矽鍺等），將數位、類比、高壓與微機電整合在單一晶片系統中，追求系統級的極高性價比。

6. 全球成熟製程海外設廠與合資格局

• 台積電成熟製程全球海外布局：
• 日本熊本一廠（JASM）：專攻車用與工業控制晶片，提供 22/28nm 與 12/16nm 特殊製程，應用於微控制器（MCU）與電源管理晶片（PMIC）。
• 日本熊本二廠：與日本豐田汽車（Toyota）結盟入股合作，規劃導入更高階的 6nm、7nm、12nm 與 16nm 節點，鎖定高階自動駕駛演算法晶片與先進車載運算。
• 德國德勒斯登廠（ESMC）：與歐洲三大車用半導體巨頭恩智浦（NXP）、英飛凌（Infineon）、博世（Bosch）合資設立，導入 12/16nm 與 22/28nm，預計 2027 年投產，全方位滿足歐洲汽車工業供應鏈自主化需求。
• 台灣本土廠區：台中科學園區（中科 15 廠）持續維運並擴充成熟製程產能。
• 聯電成熟製程布局：
• 核心主力深耕 22/28nm 特殊製程節點。
• 與英特爾（Intel）結盟開發 12nm 高階成熟製程，預計 2027 年進入產能放量階段。
• 另規劃新加坡廠擴建、日本廠佈局以及赴美設廠方案。
• 世界先進布局：
• 過去長期專注於 8 吋晶圓特殊製程，近期與恩智浦（NXP）於新加坡合資新建首座 12 吋晶圓代工廠，預計 2027 年啟動量產，主要供應車用與公用工控領域。

7. 先進封裝架構解析：CoWoS、CoPoS 與 SoIC

• CoWoS 家族三大技術分支比較：
• CoWoS-S（Silicon Interposer，矽中介層）：
  • 底部以大面積矽中介層為基礎，透過 TSV（矽穿孔）與 RDL（微細重佈線）垂直連接上下層。
  • 缺點：矽材料昂貴，且最大面積受限於 12 吋矽晶圓的圓形輪廓，邊角浪費大。
  • 應用代表：NVIDIA 前期架構（如 A100/A800、H100/H200）。
• CoWoS-L（Local Silicon Interconnect，局部矽橋）：
  • 捨棄整片大矽板，僅在需要超高速互連的邊界放置細小的「局部矽橋（LSI）」，周邊其餘面積改以有機聚合物搭配高密度 RDL 導線。
  • 優點：大幅壓低材料成本，且可突破單片晶圓面積限制，將封裝面積延伸至 14 倍光罩尺寸以上。
  • 應用代表：NVIDIA Blackwell 家族（如 B100、B200、GB200）。
• CoWoS-R（RDL Based，無矽中介層）：
  • 完全不採用矽中介層與矽橋，純粹利用多層銅導線重佈線層（RDL）實現高密度接合。
  • 優點：成本極低；缺點：散熱與電氣訊號傳輸頻寬略遜於含矽方案。
  • 應用代表：廣泛用於網通交換器（Switch）大廠博通（Broadcom）的中高階產品中。
• 中介層光罩尺寸（Reticle Size）放大幅度：
• 光罩尺寸標準 1 倍（1x Reticle Size）約等同於微影曝光機單次曝光之最大視野面積（約 $830\text{ mm}^2$）。
• 2026 年主流規格：5.5 倍光罩尺寸，單一模組內可整合高達 12 顆高頻寬記憶體（HBM3e），良率已達 98% 的成熟水準。
• 後續技術演進：預估 2027 年推進至 9.5 倍，2028 年擴大至 14 倍，2029 年將突破 14 倍以上。
• CoPoS（Panel-Level 玻璃基板封裝）技術細節：
• 核心概念：以長方形的大型玻璃基板取代傳統矽中介層，徹底解放 12 吋圓形晶圓的面積受限。
• 製造難點：在玻璃內部鑽出細微通孔的 TGV（Through Glass Via，玻璃穿孔）技術，以及孔內壁均勻無缺陷的化學鍍銅技術。
• 目的：為了乘載 2028 年後 NVIDIA 龐大的「費曼（Feynman）晶片」龐大運算與超高熱功耗需求。
• 台積電進展：已在嘉義先進封裝廠（AP7 廠）建構內部測試產線，預定於 2028 年正式投入商業量產。
• SoIC（System-on-Integrated-Chips，全 3D 晶片堆疊）：
• 將邏輯晶片與邏輯晶片、或記憶體晶片之間透過分子級接合（Chip-on-Wafer / Wafer-on-Wafer）進行無凸塊（Bump-less）垂直直接對貼，極大化縮短訊號延遲。
• 量產實績：首發導入客戶為 AMD（應用於 Instinct MI300 系列等運算卡）；蘋果公司（Apple）最新的 M5 晶片亦確認導入 SoIC 技術。
• 未來規劃：2028 年 NVIDIA Feynman 晶片預計全面採用 SoIC 架構進行立體堆疊，其晶片間垂直互連間距（Pitch）極端微縮至約 $6\mu\text{m}$。

模組二：問答環節深度技術追蹤（Q&A Memo）

Q1：聯電近期關鍵前瞻技術與合作夥伴進度

• 高通合作（DDC / 矽中介層深度溝槽電容）：
• 聯電以其成熟的 55nm / 65nm 製程技術，為高通製造應用於矽中介層（Interposer）之深度溝槽電容（DDC）。此技術主要能強化高頻運算時的供電穩定度，目前預估該案將在 2027 年迎來實質放量貢獻。
• 英特爾合作（12nm 製程）：
• 與 Intel 合作開發 12nm FinFET 平台，同樣預期自 2027 年開始陸續轉化為實質營收出貨。
• 矽光子（SiPh）布局：
• 與聯詠（Novatek）等晶片設計業者合作，主要奠基於聯電的 22nm 平台進行矽光子通訊元件的整合研發。
• 薄膜鈮酸鋰（TFLN）新興材料：
• 聯電投入薄膜鈮酸鋰調變器技術研發，該材料具備極高電光係數與極低損耗特性，將直接切入未來 CPO（共同封裝光學）核心供應鏈，是內部極具爆發潛力的技術亮點。

Q2：CoPoS 玻璃基板之爭（晶圓廠 vs. 封測廠 vs. 面板廠）分析

• 講者核心結論：三方陣營各有立足點與機台優勢，目前難以判定單一勝者，高機率「三方面都會勝出」：
• 晶圓代工廠（台積電等）：跑在技術最前沿定義行業規格，目前受限於現有前段半導體設備，暫以 $310 \times 310\text{ mm}$ 尺寸進行製程驗證；然而一旦未來客戶需求量產大爆發，現有尺寸的機台產能勢必不足，未來勢必也要跟進將基板放大至 $600 \times 600\text{ mm}$ 甚至面板級尺寸。
• 封測廠（日月光等）：初期即以 $600 \times 600\text{ mm}$ 為基盤，這是因為封裝載板廠既有的 PCB / ABF 載板加工產線多採用 24 吋設備，可平滑轉移設備資本投入。
• 面板廠（群創、友達等）：直接擁有現成的 3.5 代玻璃基板產線（尺寸規格達 $620 \times 750\text{ mm}$），在玻璃切割率、大面積利用率與邊際量產成本上擁有物理優勢，群創與友達皆已全力投入佈局，未來機會相當大。

Q3：玻璃基板尺寸放大之翹曲（Warpage）問題與解決方案

• 翹曲難點剖析：基板面積越大，玻璃與金屬鍍層（銅）、半導體晶片之間的熱膨脹係數（CTE）失配現象越嚴重，高溫加工下極易彎曲變形甚至碎裂。
• 台積電當前突破：
• 台積電已與群創（Innolux）及日本特用材料廠商（出光興產等）進行深度驗證。
• 採用新型特殊玻璃材料與改質技術，成功將整體基板平整度改善拉升了 16%。
• 能有效壓低整體結構的等效低熱膨脹係數，大幅收斂基板翹曲形變量。
• 關鍵必備設備：玻璃基板加工過程中積累的內應力必須徹底釋放，因此「平撫翹曲設備（應力釋放/去應力校正機台）」將是未來玻璃基板進入量產時的產線必備關鍵機台。

Q4：聯電在薄膜鈮酸鋰（TFLN）與 CPO 的最新進展

• 子公司先行驗證：
• 聯電旗下化合物半導體代工子公司聯穎光電專注於 6 吋晶圓生產。
• 目前已獲得美系高速光模組大客戶的認證通過，並已開始有小量產品出貨。
• 該美系客戶主要產品應用為 1.6T 到 3.2T 的超高速光通訊 CPO 收發模組。
• 母公司接棒擴量：
• 因 6 吋晶圓產線在未來爆量時之產能規模嚴重不足，聯穎已拉進母公司聯電（8 吋晶圓產線）共同投入研發。
• 由 6 吋擴增至 8 吋晶圓生產，可用晶粒產能將直接提升一倍。
• 目前聯電 8 吋廠正處於嚴謹的客戶驗證流程中，由於車規與高階通訊認證極為嚴格，預期認證時程需耗時一年以上。

Q5：聯電代工價格漲幅與 EPS 預測財務數據

• 晶圓代工報價調幅：聯電預計於下半年第三季（Q3）針對代工價格進行調漲，預估整體漲價幅度約落在 10% 至 15%。
• 獲利預估（EPS，以調漲 15% 為基準情境進行測算）：
• 2026 年預估 EPS：約 7.83 元。
• 2027 年預估 EPS：上看 9.20 元。
• 2027 年高獲利預估之三大推升支柱：
• 聯電 8 吋廠薄膜鈮酸鋰（TFLN）於 CPO 市場之認證通過與產能挹注。
• 與英特爾（Intel）合作之 12nm 晶圓代工項目於 2027 年起進入量產認列。
• 為高通代工之矽中介層 DDC（三溝槽電容）產品規模放量。
• (註：關於有聽眾詢問之另一家公司「印能（Inno-Tech）」，講者當場明確表示目前並無深入研究該檔個股，故無法提供評論。)