擷取方式
2026-10-12 以 curl 取鉅亨號頁面 Next.js 資料（__NEXT_DATA__ 的 Raw_內容）還原全文，4 張內文圖由站方 download_image 端點下載、webp 轉 png。使用者評語：「這寫的不錯」。發布時間 2026-09-29 10:31（UTC）。
原文
IEEE EPS SCV會議上，Unimicron公司的John Lau闡述了玻璃可以融入堆疊結構的不同位置：中介層、基板或橋接式中介層下方。
以下是台積電CoPoS的三種可能結構：
- 有機基板上的玻璃TGV中介層。
- 玻璃芯基板上的矽TSV中介層。
- 玻璃芯基板上的帶有嵌入式矽橋的CoWoS-L型重構中介層。
（圖 01）
鑑於人們對600mm面板尺寸的熱情高漲，Lau認為310mm × 310mm的尺寸既足以獲得大部分面積效率提升（UTR約為88%，而300mm晶圓約為50%），又足夠小，可以復用300mm工藝技術。 這是台積電和日月光方案的關鍵所在 。
（圖 02，原文圖說：「台積電玻璃中介層樣品」）
因此，玻璃基板在平整度和尺寸穩定性方面的優勢得到了充分論證。
業界已普遍採用 310mm 面板，這降低了所有廠商的裝置風險。除了rapidus 採取了600mm的。
台積電正與 Ibiden 和 Innolux 合作，驗證用於 CoPoS 的玻璃基板。
台積電CoPoS必須誓會成功, 並可能會放慢新增CoWoS的產能, 使得CoWoS產能更短缺。
John Lau將出席iTGV2027無錫玻璃基板大會。
近日相關傳聞梳理下：
1、輝達聯合SCHMID、康寧發力CoPoS面板級封裝與TGV玻璃通孔，來配合台積電目標2028量產。
2、近期，台積電多次造訪輝達中科廠，討論下一代CoPoS先進封裝的產線佈局方案。這並非普通的商務拜訪。
3、台積電來福建和廣東的玻璃芯板廠和TGV核心工藝已經做了一輪調研….
（圖 03、圖 04）
(赤潮詩社)
已驗證圖片清單
| 檔案 | 判定 | 內容（親眼所見） |
|---|---|---|
研究_鉅亨號_台積電CoPoS三種封裝方案_20260929_01CoWoS與CoPoS三版結構.png |
真資料圖 | John Lau 講座第 30 頁四格結構圖：CoWoS（TSV interposer＋有機載板，RDL L/S 0.2µm）、CoPoS-v1（TGV interposer，玻璃面板 310×310mm，RDL L/S 0.2µm，有機載板）、CoPoS-v2（TSV interposer＋玻璃芯載板，玻璃面板 310×310mm，ABF RDL L/S ≥2µm）、CoPoS-v3（HBM＋SoC 在含 LSI 橋接與 Fan-out RDL 的 EMC 重構中介層上，Glass Temporary Carrier，玻璃芯載板 310×310mm，ABF RDL L/S ≥2µm）。與 報告_IEEE_EPS_JohnLau玻璃封裝與可靠度_20260924 的 _033–_036 為同一份簡報 |
研究_鉅亨號_台積電CoPoS三種封裝方案_20260929_02工研院面板級TGV樣品.png |
真資料圖（圖說需更正） | 手機相簿翻拍（上海市黃浦區，4 月 19 日）的壓克力展示座樣品，底座標示「面板級TGV填孔與研磨（300x300mm）」「50um(孔)/500um(厚)」，Logo 為工業技術研究院與 DOIT 經濟部產業技術司。原文圖說寫「台積電玻璃中介層樣品」，與圖上標示不符，實為工研院面板級 TGV 樣品 |
研究_鉅亨號_台積電CoPoS三種封裝方案_20260929_03Intel晶圓代工會議摘要.png |
真資料圖（文字截圖） | 某外資半導體投資人巴士行程摘要（未具名券商）：與 Intel Foundry GM Naga Chandrasekaran、Lattice CFO 會面。INTC 評等 Overweight、PT US$155。要點：18A 效能介於台積電 N2P 與 N3 之間、產能接近 30K WPM；18AP 缺陷密度每月改善 7–11%；14A 約 4 個月爬到同級最佳週期時間、可支援 14K WPM，良率軌跡類似 22nm 且超前內部目標；預期 14A 效能與台積電 A14 差距 5% 內；目標 2027 年底前 foundry 損益兩平，外部客戶 40K WPM 達損益兩平；即使台積電推 CoPoS，EMIB-T 仍維持先進封裝領先。待改善：hyperscaler 大 die 良率、EMIB-T 載板良率、14A 手機客戶未必要背面供電。Lattice：AMI 整合順利，2027 年 25% 成長預期偏保守 |
研究_鉅亨號_台積電CoPoS三種封裝方案_20260929_04CoPoS與EMIBT供應鏈表.png |
真資料圖 | 「CoPoS vs EMIB-T」供應鏈表（出處未標）。TSMC CoPoS：Deposition and RDL－Applied Materials、SCREEN、Tokyo Electron、Canon；Baking and thermal treatment－APT、C Sun、GMM、Kokusai Electric；Wet process－GFTC、Scientech；Debonding－SUSS MicroTec、Tokyo Electron、EVG、Scientech、E&R engineering、Daxin；CMP－Applied Materials、Disco、Ebara、LAM research、Tokyo Electron、GPM；Molding equipment－Apic Yamada、Towa；Pod－Gudeng、Chung King；Underfill dispenser－All Ring、Asymtek；Die attach－Kulicke & Soffa、ASMPT、Shibaura；Metrology, inspection, and automation－KLA、Chroma、Camtek、Favite、Ta Liang Technology、V5 Technologies；OSAT partner－ASE/SPIL；Substrate－Ibiden、Unimicron、Toppan、Shinko、Nanya PCB、Kinsus。Intel EMIB-T：Substrate－Ibiden、Unimicron；OSAT partner－Amkor；Die attach－Kulicke & Soffa、ASMPT |
校正紀錄
- 原文「UTR約為88%，而300mm晶圓約為50%」的 UTR 應指面積利用率（area utilization），與 John Lau 講座引用的 16 顆／~88% vs 8 顆／~50% 一致。
- 原文圖 02 圖說「台積電玻璃中介層樣品」與實物標示不符（工研院 300×300mm 面板級 TGV 樣品），lib 引用時以實物標示為準。
- 文末三則「傳聞」原文即標示為傳聞，未附來源。