致茂 (2360 TT) 法人說明會 Call Memo 20260915
※重點摘要 1. Power testing 與半導體測試營收各約占 50%，2025 年 power business 成長 50%，2026 年 HVDC 從零開始導入。 2. 半導體以 System-Level Tester 營收最大，photonics 成長率最高，2027 年驅動力為 SLT、CPO/NPO 的 OE 設備與 die burn-in。 3. 訂單龐大但分多月交貨，今年不走單月爆衝路線，3Q26 前三季出貨每月穩定。
※營運概況 1. 公司做測試設備，過去 40 多年專注電力電池測試，後 20 年切入半導體。半導體有四類設備：28 奈米 legacy 測試設備（機台概念與 Advantest、Teradyne 相似，取其優勢，主要用於 MCU 與 PMIC）、System-Level Tester、先進封裝 RDL metrology tool、compound semi 光學測試設備。 2. System-Level Tester：約 20 年前起成為 NVIDIA 主要 SLT 供應商；晶片複雜度提高使實境／物理測試需求增加，目前客戶涵蓋大部分 CSP 與 HPC 廠商。以營收貢獻排名，前兩大為系統層級測試。 3. RDL metrology：約前年起通過 foundry qualify，只做先進封裝 RDL 的量測，涵蓋圓形與 CoWoS 方形兩種型態。 4. Compound semi：光學部分有逾 10 年經驗，從 3D sensing 到 pluggable transceiver，近年延伸至 CPO 與 NPO。 5. 產品線分三類：量測及自動化檢測設備（主要為 power testing）、半導體、turnkey solution（需搭配 automation 與一級 integrated project）。power testing 與半導體測試目前約各占 50%。 6. Power testing：過去應用於消費性電子，後轉向 EV、ESS，近年驅動力來自 AI power devices，三大零組件為 PSU、BBU、High Power Density Capacitor。2025 年 power business 成長 50%，主因 power density 提高、功率增加使數量增加，客戶因此擴產。 7. 空間有限須改變現有 power 架構而導入 HVDC。與消費性充電器換規不同，AI rack server 架構改變需客戶認證，認證自 2025 年底開始，2026 年才正式導入 HVDC，屬結構性大改變、從零開始，使 capacity spending 需求持續上升。設備業不受 conversion 快慢與市場接受度影響，資本支出未見減少。 8. 3Q26（含 9 月）出貨預估每月穩定，未受 HVDC conversion 影響。合併營收因訂單龐大、分多月交貨，不會像過去電動車電池認證時在某月爆衝，今年不打算走爆衝方式。 9. SLT 2026 年全球與公司內部成長率均亮眼：AI 過去聚焦 data center server 與 training，主要玩家為 NVIDIA，隨需求提升 AMD、Google 等加入，客戶除 NVIDIA 外還有其他 CSP 與 HPC 廠商。 10. Photonics 以 pluggable transceiver 需求持續增長，2026 年亦配合 NVIDIA 專案成長。以成長率看 photonics 居首，但金額上 SLT 規模太大。 11. Turnkey solution：年初提到中國基建發展帶動 power grid 儲能需求；因公司在中國大陸，主要放在海外事業體，為降低成本、提升毛利率，並非全部在台灣製造，而是在中國大陸製造並在當地採購零件。
※展望與產業觀點 12. 2027 年 AI 兩大驅動力：市場從 training infrastructure 逐步轉向 edge AI／end application，客戶需求主要是 CPU 與 AI 加速卡，多項訊號顯示 inference 市場將成長。 13. training 市場過去靠 content value 增長（Hopper、Blackwell 到 Rubin 世代），inference 不同：不需大型機器或昂貴晶片，Google 與 CSP 自研晶片功率較小但數量驚人，inference 走數量路線。公司認為目前分析師尚未正確點出這一點。 14. 網通方面，2027 年會看到更多種類。Jensen 提到兩到三年內光通訊逼近，除 pluggable transceiver 外還有 CPO 與 NPO，兩到三年內會同時存在於每個 rack。 15. CPO 與 COUPE 技術多由 NVIDIA、Marvell、Broadcom 掌握，其他尚未看到更多設置者；很多人想進入因量大，但尚未成為標準品，NVIDIA、Marvell、Broadcom 皆有自行設計。NPO（near package）市場最大來自中國；中國無法評估 COUPE，目前 COUPE 由 TSMC 與 GlobalFoundries 掌握（TSMC 與 GlobalFoundries 各有不同做法）。對使用 CPO 者，NPO 是 Plan B，效率 CPO 遠優於 NPO，已有 CPO 技術者無需大量使用 NPO。 16. CPO 今年有四個製程步驟（insertion）： (1) insertion 1：PIC wafer，CPO 是 silicon photonics 的一部分，材料可自選，NVIDIA 選擇鍺，即 silicon germanium。 (2) insertion 2：move onto COUPE，將 E-PIC 堆疊，E-IC 為簡單的 DSP wafer。 (3) insertion 3：切割 die，依 NVIDIA 設計貼上 receptacle，成為 OE（切割 die 加 receptacle）。此階段不接 FAU，因 NVIDIA 認為接 FAU 會增加 additive，效果與風險上太大，故選 passive 方案；處理方式為單顆單顆。 (4) insertion 4：將測試好的 die 裝上 CPO 板，板做好後裝上 switch，再做 FAU 相關步驟。 17. 所有 CPO 與 NPO 關鍵零組件皆做 OE，僅設計不同。NVIDIA 未來五年無論 scale up 或 scale out 均使用同款 OE，且皆為 switch 設計。NPO 顆較大、較易製作，因只需 near。公司定位為 CPO 與 NPO 主要 OE 製造商與設備供應商。 18. 2027 年公司聚焦的驅動力：power 部分需求持續，因 HVDC conversion 不會太快；準備 SSD 相關新技術；半導體部分第一是 SLT，第二是 photonics（CPO/NPO 的 OE 設備），第三是客戶陸續導入新型 burn-in。新型 burn-in 因功率與尺寸增加，且目前採板級製造，無法沿用過去方式，需改用 die burn-in。
※Q&A 本場無 Q&A。部分 CPO 製程描述與 NVIDIA 專案代號口述不清，以上僅採可確認內容。