定義
SRAM（Static Random Access Memory，靜態隨機存取記憶體）是用多顆電晶體形成 latch 儲存 0/1 的揮發性記憶體，不需要像 DRAM 一樣 refresh。SRAM 速度快、延遲低、耐寫，但 cell 面積大、成本高，因此主要作為 CPU / GPU / NPU 的 cache 與少量高速 buffer。
與 DRAM 差異
| 面向 | SRAM | DRAM |
|---|---|---|
| 儲存單元 | 多電晶體 latch | 1T1C 電晶體 + 電容 |
| Refresh | 不需 refresh | 需要 refresh |
| 速度 / 延遲 | 很快、低延遲 | 較慢 |
| 密度 / 成本 | 密度低、成本高 | 密度高、成本低 |
| 主要用途 | CPU / GPU cache、on-chip buffer | 系統主記憶體、HBM、LPDDR |
記憶體階層
flowchart TB
REG[Register] --> L1[L1 SRAM cache]
L1 --> L2[L2 SRAM cache]
L2 --> L3[L3 SRAM cache]
L3 --> HBM[HBM / DDR / LPDDR DRAM]
HBM --> CXL[CXL / Storage tier]
圖說：SRAM 位在最靠近運算核心的低延遲層，DRAM 負責容量與外部頻寬。
應用場景
- CPU L1 / L2 / L3 cache：降低主記憶體延遲。
- GPU / AI accelerator on-chip SRAM：存放 tile、activation、weight buffer，減少外部 HBM 存取。
- Networking ASIC buffer：交換器與路由器封包緩衝。
- 技術_3D堆疊SRAM：以 3D 堆疊增加近運算 cache 容量，對 AI 推論與大型 CPU cache 有潛力。
技術瓶頸
- SRAM scaling 越來越困難，先進製程下 cell 面積縮小速度低於邏輯電晶體。
- 大容量 SRAM 會吃掉大量 die area，影響晶片成本與良率。
- 低電壓操作時，read / write margin 與 soft error 風險需特別設計。
相關技術
來源
- 技術定義為 SRAM 公開架構知識彙整。
- 本庫既有頁：技術_3D堆疊SRAM、技術_MRAM、技術_FeRAM。