技術_HVLP銅箔
定義
HVLP（Hyper Very Low Profile）銅箔是 PCB / 技術_CCL材料 的導電層核心材料。高速訊號在高頻下會因集膚效應集中於銅箔表面傳輸，表面粗糙度（Rz）越高，插入損耗與訊號衰減越大；HVLP 透過降低 Rz 與控制銅晶粒，支援 AI server、高階 switch 與 224G / 1.6T 以上高速互連。
圖解
銅箔規格遷移：HTE / RTF 往 RG 與 HVLP3-5 升級，核心在降低表面粗糙度與提升高速訊號完整性。
技術原理
銅箔升級路徑可視為「表面粗糙度下降 + 銅晶粒控制精細化」：
| 規格 | 技術特徵 | 粗糙度 / 製程門檻 |
|---|---|---|
| HTE | treated rough side，傳統粗糙面處理 | 低階 PCB 與一般用途 |
| RTF | reverse treated foil，反轉處理降低訊號面粗糙度 | Rz <5.0 μm |
| RG | advanced RTF，金居自研規格 | Rz <2.3 μm，對標 Mitsui HVLP1 / HVLP2 |
| HVLP | hyper very low profile，高階低粗糙度銅箔 | Rz 0.5-2.0 μm |
| HVLP3+ | AI server / 高速 switch 主流升級區 | 需 nano 級銅晶粒控制，通常 <1-2 μm |
規格與應用
| 規格 | 對應應用 | CCL / 平台節奏 |
|---|---|---|
| HVLP1 / HVLP2 | 100G / 400G switch、高階一般 server、低階 AI server | 既有高階 server |
| HVLP3 | 400G switch | M7 CCL，2023 起 |
| HVLP3 / HVLP4 | 800G switch | M8 CCL，2H24 起 |
| HVLP4 | M8 / M9 CCL 主流 AI server | Nvidia VR200、AWS Trainium 3，2H26 mass adoption |
| HVLP5 | 3.2T switch、N+2 AI server | M10 CCL，2028 起 |
關鍵參數 / 判斷指標
| 指標 | 意義 | 觀察重點 |
|---|---|---|
| Rz 表面粗糙度 | 影響高頻集膚效應下的訊號損耗 | HVLP3+ 需 <1-2 μm 等級 |
| 銅晶粒控制 | 決定低粗糙度與良率 | nano 級銅晶粒控制是進入門檻 |
| 良率 | 決定有效產能與成本 | GS 以 70-80% yield 後估有效供給 |
| 規格切換損失 | 影響 HVLP3 / 4 / 5 產能彈性 | 金居估切換約 15% loss |
| 客戶認證 | 決定能否成為 second source | AI server / switch 專案認證週期長 |
供需分析
GS 估 HVLP3+ TAM 由 2025 年 US612mn / US2,400mn，2025-2028E CAGR 達 122%。需求端因 AI server、1.6T switch 與 M8 / M9 CCL 導入而以 97% CAGR 成長；有效供給端即使擴產，受 lead time 1.5-2 年、良率與認證限制，CAGR 約 67%。
GS 估 2026-2028 年 HVLP3+ 有效供需缺口約 28% / 39% / 38%（以 70-80% yield 調整後），代表高階銅箔進入結構性緊缺期，UTR 與價格環境明顯優於傳統 PCB 銅箔。
關鍵廠商
| 廠商 | 角色 | 觀察重點 |
|---|---|---|
| 5706.JP(mitsui_kinzoku) | 全球高階 HVLP 龍頭 / AI 專案主供應商 | HVLP3+ 產能 2026-2028E 約 718 / 870 / 1,140 tons/month |
| 8358_金居（櫃） | HVLP3+ 關鍵第二來源 | 2026-2028E 市占 20% / 42% / 53%；Plant 3 2027 年底全產 |
GS 指出兩家公司合計僅能覆蓋業界需求約 50-60%，因此 second source 的認證與產能爬坡是供應鏈核心變數。
技術瓶頸 / 風險
- 良率與製程穩定度：低 Rz 與 nano 級銅晶粒控制拉高量產難度，良率改善速度直接影響毛利與有效供給。
- 擴產 lead time 長：高階 HVLP 需要設備、製程與客戶認證同步，擴產週期約 1.5-2 年。
- 同業擴產：若 HVLP peers 擴產快於預期，短缺與漲價能力可能下降。
- CPO 威脅：技術_CPO 將高速訊號從 PCB 電氣走線移至封裝級光互連，長期可能降低 HVLP4 / HVLP5 需求。
應用場景
- AI server midplane / switch board：Nvidia VR200 採 M9 CCL + HVLP4，midplane 44 層、switch board 24 層。
- CSP 自研 AI 加速器：AWS Trainium 3 UBB 採 HVLP4；Google TPU v8 屬高階 AI server 材料升級方向。
- 高速網通 switch：400G / 800G / 1.6T / 3.2T switch 隨 CCL grade 升級導入 HVLP3 / 4 / 5。
相關技術
供應鏈
來源
- 報告_GS_金居8358_20260519 — Goldman Sachs，2026-05-19