個人的想法： 結論：CXL 試圖去解決 memory wall 的痛點，以及突破 CPU 本來的記憶體上限，當記憶體不夠可以直接外掛，然後接到 memory pool 裡面，另外解決了 memory stranding，提高記憶體使用率，算是把記憶體作為一個動態資源可以調度的關鍵傳輸介面，而我認為受惠者還是 ALAB 跟 MRVL，那這兩間公司我又偏好 MRVL，單純以這個 CXL 來說的話，可以拿 CPO 交換機的 Laser、OE 跟 Switch ASIC 來做一個比較，即使 Laser 價值很高，是一個大瓶頸，OE 也是 BOM 當中最大宗的東西，但是界定標準的人才可以分到最多的利潤，所以我認為比起 ALAB，MRVL 如果是那個配合 CSP 界定標準的人，那他會更具有投資價值。 記憶體公司未必會因此受惠，因為 CXL 創造了額外的記憶體需求，但是因為記憶體的利用率會變高，所以 total 需求不會是線性放大。 由於 CXL 是基於 PCIe 的技術，那我也會去試著想說台廠有沒有機會，高速板材的金像電，還有他上面的台光電或許能吃到這個題材，與 ALAB 有密切合作的台廠 ODM，包括緯穎、廣達、鴻海也有機會，但我覺得台廠跟 CXL 的核心還是離得太過遙遠，我不會因為這個事件去投資台廠。
CXL 是 Compute Express Link，本質上是基於 PCIe physical layer 的高速互連標準，核心價值在於提供 memory coherency & memory semantic ，讓 CPU、加速器、記憶體裝置、SmartNIC、persistent memory、SSD 等裝置之間，可以用更一致的方式共享或存取資源。這個標準 2019 開始推動，主要的推手有以下公司：Alibaba、AMD、Arm、Astera Labs、Cisco、Dell、Google、HPE、Huawei、Intel、Meta、Microsoft、NVIDIA、Samsung、SK hynix。 CXL 的生態系共有幾個 layer：標準制定/Host CPU & XPU 平台/ CSP 系統架構需求端/記憶體公司/Switch & Retimer & 控制器/伺服器 OEM + 整合，ALAB 跟 MRVL 位於 Switch 層，兩者又分為前段開發與後段基礎設施平台，並不必然互斥競爭，那對於記憶體公司來說，CXL 不是 HBM 的替代方案，HBM該裝還是會裝，只是透過 CXL 這個標準介面讓 GPU 可以借用 CPU 的 Memory，讓某些 server 可以借用另外一台 server 的 DRAM/SSD。這邊用一條由左至右的資料中心標準部件來說明，越左邊越吃 latency，就越難被解耦，越右邊對延遲的反應還好，被閒置的時間多，比較適合被解耦： L1 / L2 cache → HBM → local DDR → CXL-attached memory → remote memory → SSD → network storage。 所以 HBM 不容易被解耦，也未必需要，因為 HBM 幾乎總是維持在高負載的狀態。
最後我們透過幾個角度去確認需求端，第一個是 CXL 具體能帶來多少好處？第二個是到底有誰在研發 CXL？ 關於 CXL 的好處：文獻指出使用了 CXL 的一個集群，在跑一個 workload 時，在確保效益相同之下 DRAM cost 可以下降 7%，Micron 同時把CXL memory expansion 定位成 data center memory expansion，用來增加 memory capacity、優化 cost，並在 compute 與 memory resource 之間取得更好的平衡；Micron 也提到 CXL memory expansion 可以提供最多 24% greater memory bandwidth per core。另一個 benchmark 來自 Micron + Intel 在 Xeon 6 + Micron CZ122 CXL memory modules 上的測試。該研究使用 8 個 Micron CXL E3.S memory devices，搭配 Intel Xeon 6 6900P，透過 Linux kernel 6.9+ 的 page-level interleaving，把 DDR5 與 CXL memory node 組成 unified NUMA configuration。結果是：read-only bandwidth 提升 24%，mixed read/write bandwidth 最高提升 39%，HPC / AI workloads 的幾何平均效能提升 24%。CXL 也適合去處理長上下文 LLM 所產生大量的 KV Cache，在 Beluga 這篇論文中，提到了若使用 CXL 技術可以使 KVCache 在 vLLM inference engine 中 TTFT 下降 89.6%，throughput 提升 7.35 倍。 誰在研發 CXL：其實前面有提到，不過目前看到最大的推手還是 Google，其他 CSP 也有在推，業界也在做標準制定，我認為這應該是確實有這件事。