Stock LLM Wiki

web_辛耘_MicroBump技術電子報_20260825

更新 2026-08-25

擷取方式:Chrome 直接開頁讀全文(未用 defuddle)。原文為辛耘企業技術電子報,屬設備商衛教性質內容,非券商研究。

圖片清單(已驗證 2026-08-25)

檔名 size 分類 親眼所見內容
web_辛耘_MicroBump結構_20260825.png 79KB 真資料圖 2.5D IC 與 3D IC 並列剖面圖。左 2.5D:兩顆 Die 經 Micro bump 接到 Si Interposer(上方標 RDL),Interposer 內有 TSV,下方 C4 bump 接 Substrate。右 3D:Die 垂直堆疊(Micro bump 連接),右側另一疊標 Hybrid bonding 與 TSV,同樣落在 Si Interposer 上、以 C4 bump 接 Substrate。標註四種接點各自位置
web_辛耘_MicroBump層結構_20260825.png 94KB 真資料圖 單顆 µbump 剖面層structure,由下而上:Chip(藍)/Al(淺藍)/Passivation(灰)/UBM(褐)/Cu Pillar(黃,主體)/Ni(粉,薄層)/SnAg(紫,半球焊帽)

原始內容

一、引言

微凸塊(Micro bump)是先進封裝技術中的關鍵微小焊接接點,尺寸通常低於 40 μm,甚至縮小至 10–20 μm,比傳統 BGA(直徑大於 500 μm)或 Flip Chip Bump(直徑約 80–120 μm)小很多,用於實現晶片與晶片(Die-to-Die)或晶片與中介層(Die-to-interposer)之間的高密度連接。

隨著晶片功能複雜度提高與摩爾定律面臨物理極限,半導體產業的重心已從單純的「電晶體縮微」轉向「封裝技術的創新」,產業逐漸由單晶片系統(SoC)轉向小晶片(Chiplet)與異質整合架構。為實現晶片與晶片之間的高密度互連,微凸塊技術被廣泛應用在 2.5D / 3D 及 Chiplet 封裝。

web_辛耘_MicroBump結構_20260825

二、微凸塊結構

可能搭配 underfill 增強可靠度,微凸塊通常由以下幾層構成(由下往上):

  • UBM(Under Bump Metallization):通常由鈦(Ti)與銅(Cu)組成,負責增強黏著力並阻擋原子擴散。
  • 銅柱(Cu pillar):凸塊的主體,提供優異的導電性與機械支撐,並縮小間距以適應高密度封裝。
  • 擴散阻障層(Barrier Layer):通常為鎳(Ni),防止銅與錫反應過快,產生過厚的脆性介金屬化合物(IMC)。
  • 焊錫帽(SnAg 等):通常為無鉛錫銀合金(SnAg),在加熱回焊後,與另一個晶片的金屬墊結合。
web_辛耘_MicroBump層結構_20260825

三、微凸塊的用途

主要用途是作為晶片與晶片(Die-to-Die)或晶片與中介層(Die-to-Interposer)之間的電性連接與機械支撐。

  1. 晶片與晶片間的連接(Die-to-Die Interconnect)——常見於 HBM 記憶體堆疊、Chiplet 架構:提供高密度 I/O、縮短訊號傳輸距離、降低 RC 延遲與功耗、提高資料傳輸頻寬。
  2. 晶片與中介層(Die-to-Interposer)之間的連接——支援不同製程節點晶片整合(Chiplet 架構);連接邏輯晶片、記憶體晶片、類比與射頻模組。

四、微凸塊的主要應用

與傳統 Bump 比較,微凸塊的特點是高密度、小間距、高 I/O 數量:

  1. 2.5D 封裝(晶片與 Interposer 連接)——將多顆晶片放在矽中介層上,提供高密度布線。應用:HPC、AI 加速器。
  2. 3D IC 垂直堆疊(晶片與晶片連接)——搭配 TSV 進行垂直堆疊,提高整合度與效能、降低封裝面積。應用:HBM 記憶體堆疊、CMOS 影像感測器(CIS)、行動 SoC。
  3. Chiplet 架構——透過 micro bump 連接不同功能晶片,提升設計彈性、提高良率並降低製造成本。應用:CPU + I/O Die 分離、異質整合(Logic + RF + Analog)、大型 AI 晶片分割設計。

五、微凸塊挑戰

隨著線寬/間距縮小至 20 μm 以下,技術挑戰愈加明顯:

  • 線寬/間距微縮限制:隨著尺寸微縮,錫球縮小會加速金屬化合物(IMC)的生成,造成接點強度下降。
  • 電遷移(Electromigration, EM):微小體積內的高電流密度容易導致金屬原子遷移,形成空洞。
  • 製程成本與良率:對微影對準精度及電鍍均勻性要求變高,導致設備成本上升,且對缺陷極為敏感。

六、未來發展趨勢

  • 尺寸持續微縮:從 40 µm 降至 20 µm,甚至低於 10 µm,以滿足 AI 與 HPC 需求。
  • Hybrid Bonding:當間距小於 10 μm 時,將逐漸取代微凸塊。優點包括無焊料接合、更低 RC 延遲與更高密度。
  • 銅對銅(Cu-Cu)直接接合:降低接觸電阻,提升訊號完整性,適用於高頻應用。

七、總結

微凸塊是先進封裝的關鍵技術,實現了晶片與晶片或晶片與中介層之間的高密度連接。雖然面臨尺寸微縮與可靠度挑戰,但在可預見的數年內,微凸塊仍將是先進封裝的主力技術。