技術_MicroLED_CPO
定義
Micro LED CPO 是以 Micro LED（微米級發光二極體） 取代傳統雷射作為共封裝光學（Co-Packaged Optics, CPO）光源的技術路線。理論上具有極低能耗（0.5 pJ/bit，僅為銅纜的 5%、傳統雷射方案 5-20 pJ/bit 的 1/10 以下），但目前在 EQE / 耦合 / 頻寬 / 巨量轉移良率四大瓶頸下，不被產業主流看好為 2026-2028 CPO 主力路線。屬於 技術_SiPh 的長期觀察子類，與 技術_COUPE、ELS、InP 雷射並列 CPO 光源候選方案。maturity：early——本頁先建 stub 供未來累積多份來源時擴充。
圖解
flowchart TB subgraph CANDIDATE[CPO 光源候選路線] A1[Micro LED CPO<br/>面發光 + 大發散角] A2[InP 異質整合<br/>雷射長在矽晶圓上] A3[ELS 外置雷射光源<br/>傳統雷射二極體] A4[SiPh 共振腔雷射<br/>TSMC COUPE 主推] end A1 -. 能耗優勢 .-> B1[0.5 pJ/bit<br/>銅纜 5%、傳統雷射 1/10] A1 -. 良率瓶頸 .-> C1[巨量轉移 99.9999%<br/>遠高於顯示器 99.9%] A1 -. 耦合損耗 .-> C2[面發光 + 大發散角<br/>難對準微米級波導] A1 -. 頻寬瓶頸 .-> C3[載子壽命限制<br/>數百 MHz - 數 GHz<br/>遠低於需求 100G+] A2 --> D[2026-2028 主流] A3 --> D A4 --> D A1 -. 長期選項 .-> E[2028H2+ 觀察]
圖說：Micro LED CPO 有能耗優勢，但巨量轉移良率、耦合效率、頻寬三大瓶頸使其在 2026-2028 不會是主流；InP 異質整合 + ELS + SiPh 共振腔雷射為當前主流。
技術原理
能耗優勢（實驗室數據）
- 每傳輸一單位數據 0.5 pJ/bit（IEEE 技術論文）
- 相對銅纜能耗的 5%；相對當前主流雷射方案（5-20 pJ/bit）的 1/10 以下
- 理論存在數量級優勢，是 1.6T → 3.2T → 6.4T 世代資金敘事核心
四大技術瓶頸
| 瓶頸 | 內容 | 對 CPO 影響 |
|---|---|---|
| EQE / 發光效率 | Micro LED <20μm 時邊界缺陷導致非輻射復合大增，紅光 EQE 尤其下降；需高驅動電流密度才能維持亮度 | 與超低功耗 SiPh CPO 架構背道而馳；高熱與功耗壓力 |
| 耦合效率與發散角 | Micro LED 為面發光、發散角大；相對 SiPh 共振腔雷射 / ELS 的高準直性，耦合進微米級波導損耗極大 | 難達資料中心通訊所需的極低損耗標準 |
| 響應速度 / 頻寬 | 受載子壽命（Carrier Lifetime）限制，僅數百 MHz - 數 GHz；無法滿足 CPO 100G/200G 單通道需求（數十 GHz+） | 頻寬瓶頸是當前致命傷 |
| 熱效應與巨量轉移 | Micro LED 對溫度敏感（高溫導致波長漂移、壽命縮短）；CPO 內部熱密度極高；巨量轉移需 99.9999% 良率（顯示器 99.9%）；單顆 LED 失效整顆 CPO 報廢 | 修補難度高、不符經濟效益 |
產業化三大難點
- 巨量轉移良率：算力晶片中一個發光點損壞即整顆報廢；需 99.9999% 良率，工業難度遠高於顯示器
- 光纖耦合精度：當前工藝成本約傳統方案的 3 倍以上
- 產業鏈利益分配：涉及面板廠、晶片廠、封裝廠多方，尚未形成統一標準
競爭格局（CPO 光源路線比較）
| 路線 | 推動方 | 成熟度 | 量產時程 |
|---|---|---|---|
| InP 異質整合 + 矽光子共振腔雷射 | 2330_台積電（市） 技術_COUPE、Intel | 2026-2027 主流 | 2026-2028 量產 |
| ELS 外置雷射光源 | Lumentum、Coherent | 成熟 | 已量產（800G / 1.6T pluggable） |
| Micro LED CPO | Avicena、ams OSRAM、PlayNitride、Microsoft | 早期驗證 | 2028H2+ 觀察期 |
技術瓶頸 / 風險
- 量產時程晚於主流方案：TrendForce 估 Micro LED CPO 光收發模組最快 2028H2 出貨量明顯提升
- 市場規模相對較小：2030 產值約 8.48 億美元（TrendForce），對應新興子市場
- 與 AEC、VCSEL NPO、SiPh/CPO 的成本與系統整合差異需證明
- 產業敘事 vs 實際量產：1.6T 進入放量週期後資金尋找「後 1.6T 時代」敘事，曾推升相關概念股漲停，但實際導入仍須跨過四大技術瓶頸
投資觀察點
- 巨量轉移良率突破：99.9999% 是否能達成
- 聯盟動態：Microsoft、Avicena、Credo、AUO、Innolux、GIS、PlayNitride / Brillink、HC SemiTek、Marvell 等的合作進展（TrendForce 2026-05 列出聯盟一覽）
- 產品里程碑：Avicena 512 Gbps，2026Q2 推進 896 Gbps；ams OSRAM 目標 2027 方案問世
- AEC / VCSEL NPO 替代競爭：同屬 Intra-Rack 短距高速傳輸候選方案
- TCO 對比 InP+ELS：經濟效應是否能贏
技術演進時程
| 時間 | 事件 | 意義 | 來源 |
|---|---|---|---|
| 2026Q2 | Avicena 推進 896 Gbps | 規格制定 | 產業研究_MicroLED_CPO討論_20260514 |
| 2027 | ams OSRAM 方案問世目標 | 送樣驗證 | TrendForce 2026-05 |
| 2028H2 | Micro LED CPO 光收發模組最快出貨量明顯提升 | 量產起點 | TrendForce 2026-05 |
| 2030 | 市場規模 8.48 億美元 | 新興子市場 | TrendForce 2026-05 |
個人技術討論（待驗證假設）
紀錄2.md 個人提問與假設（2026-05-14）
- 非輻射復合與 GaN：「所以才想用 GaN 來玩（？」、「驅動電流靠現在很夯的功率元件來控制」、「如果是 GaN 電流提升那我 EQE 下降，每 bit 耗能增加，我改成多顆並行會改善很多吧🤔」
- 耦合補強：「現在 CoPoS 起來，先利用中介層那層玻璃來撐折射呢？這樣 Meta lens 就會變重要」
- 發散角限制：「用大量並行 + 超短距離彌補這項缺點，理論上你們覺得可以嗎？我只要最短距離的地方，超近距離低功耗」、「沒有想替代誰，就像 HBM & DRAM」
- 壽命：「所以 burn in 機台才超級多，每個 die 都不能死亡才能一路傳過去」
- 巨量轉移：「肯定是個趨勢，技術會慢慢變強」
- 核心問題：「但重點還是在是否經濟效應上能贏過 INP+ELS」
這些假設可作為未來追蹤 Micro LED CPO 演進的觀察框架——並行架構、CoPoS 玻璃中介層 + Meta lens、近距離低功耗定位（類比 HBM 在系統中的角色）等思路待後續來源驗證。
關鍵廠商（TrendForce 2026-05 聯盟一覽）
| 環節 | 廠商 | 角色 |
|---|---|---|
| 系統整合 | Microsoft、Avicena | 規格主導與驗證 |
| Switch ASIC | Credo、Marvell | CPO Switch ASIC 端 |
| 面板 / Micro LED 製造 | AUO、Innolux、GIS、PlayNitride / Brillink、HC SemiTek | 顯示產業延伸 |
| 光元件 | ams OSRAM | LED / 光元件供應 |
應用場景
- Intra-Rack 短距高速傳輸（rack 內 / 機櫃內互連）
- HBM 與 DRAM 之間的近距高頻寬替代（個人假設，待驗證）
- 未來 Scale-Up CPO Switch 內部光連接（前提是巨量轉移與耦合突破）
相關技術
- 技術_SiPh：母技術頁，涵蓋 SiPh / CPO 整體光通訊
- 技術_COUPE：TSMC 主推的 CPO 平台（採 InP 異質整合 / 共振腔雷射路線）
- AEC、VCSEL NPO：Intra-Rack 短距傳輸並列候選方案
供應鏈
- 屬 技術_SiPh 廣義光通訊供應鏈延伸子類
- 所屬環節：#環節/光學引擎
- 推動方：Microsoft、Avicena、TSMC 客戶端評估
2026-05-14 群益 D-FAU 簡報深度補充（2028 通訊元年論述）
群益 2026/05/14 簡報（產業_群益_CPO_D-FAU供應鏈_20260514）對 Micro-LED CPO 採較積極的論述——「Micro-LED 不再僅是顯示技術，而是支撐次世代 AI 超級電腦互連架構的核心物理基礎」。本段補充群益視角，不取代既有四大瓶頸分析（兩種論述並列觀察）。
nVIDIA Feynman 頻寬密度目標
- 目標 > 10 Tbps/mm²（封裝邊緣頻寬密度）
- 採用藍光 + 綠光並行陣列設計
- 不僅提升頻寬，還可透過 WDM（多波長）或多通道空間分割，進一步增加資料吞吐量
像素間距（Pitch）演進：空間維度擴張
與傳統雷射追求單通道速率（如提升到 100 Gbps）不同，Micro-LED 的策略是**「Wide-and-Slow」**——在極小面積（1×1 mm²）內塞入更多發光單元：
| 像素間距 | 1mm² 內晶片數 | 備註 |
|---|---|---|
| 35 μm | 800 顆 | 既有顯示應用級 |
| 25 μm | 1,600 顆 | 翻倍提升；對應 1000 dpi 製造精度 |
1000 dpi 在光通訊中意味著能在單一光纖或導光元件對接面上提供極密集的訊號輸入點。
Micro-LED 光通訊四大應用情境（依距離）
| 情境 | 距離 | 實現方式 |
|---|---|---|
| Intra-chip 晶片內通訊 | ~0.01 m | 在單一 CMOS ASIC 內部，利用 LED + 波導 + PD 訊號傳遞，解決晶片內布線擁擠與發熱問題 |
| Chiplet 晶粒級 / 封裝級 | ~0.05 m | 使用獨立 GaN 通訊晶片作中介；透過內部光學中介層連接多個 Chiplet。與 TSMC COUPE 平台異質整合概念高度契合 |
| Board 板級通訊 | ~0.1 m | 用 Micro-LED 與 Micro-PD 矩陣的短距光學互連，取代 PCB 銅箔走線 |
| Rack 機櫃級通訊 | 0.1 m+ | ASIC 與 GaN 單晶整合（Monolithic Integration）、對接 Multicore Fiber 多核光纖 達成超高頻寬輸出 |
Micro-LED CPO 邏輯流程架構
完整光電互連閉環，分為四大區塊：
flowchart LR A[ASIC<br/>CPU / GPU<br/>運算大腦] -->|電訊號| B[EIC] B --> B1[Driver<br/>驅動 LED 開關/亮度] B --> B2[TIA<br/>放大微弱光電流] B1 --> C[PIC<br/>光電轉換] B2 --> A C --> C1[Micro-LED 陣列 Tx<br/>電→光] C --> C2[MLA 微透鏡陣列<br/>準直] C --> C3[Coupler 耦合器] C --> C4[Micro-PD 陣列 Rx<br/>光→電] C3 --> D[FAU<br/>Tx 光纖 + Rx 光纖] D --> E[機櫃間長距傳輸] E --> D
MLA（Micro-Lens Array）的重要性：MLA 位於發光層上方，利用微透鏡對光束進行準直（Collimation），確保光線能高效耦合進入光纖、減少損耗。MLA 是將 Micro-LED 應用於通訊（而非顯示）的關鍵技術指標。詳見 技術_Micro_lens。
像素化並行傳輸：多條並行光路驗證了 Micro-LED 適合「Wide-and-Slow（WaS, 寬而慢）」架構——透過陣列化提升通道數量（而非追求單通道極高速率），達成 Tbps 級總頻寬。
Micro-LED CPO 光通訊性能對比（vs 傳統電互連 / VCSEL / InP SiPh）
群益 PDF 整理對比表：
| 性能指標 | 傳統電互連（PCIe） | Micro-LED 陣列 | 高速 VCSEL | 磷化銦矽光子（InP SiPh） |
|---|---|---|---|---|
| 最大傳輸距離 | 1 m | 5~10 m | 100 m | 2 km |
| 材料平台 | Copper | GaN | GaAs | InP |
| 鏈路能耗 | 5~10 pJ/bit | < 1 pJ/bit（傳統 1/5~1/10） | 4 pJ/bit | 5 pJ/bit |
| 最高運作溫度 | 125°C（銅線電阻 +40%） | 150°C / 30,000 hrs LFT | 85°C | 75°C |
| CMOS 整合難易度 | Easy | Easy | Medium | Hard |
| 單位位元相對成本 | Low | Low | Medium | High |
| 單通道傳輸速率 | 64 Gb/s (PAM4) | 5~10 Gb/s | > 50 Gb/s | 100 Gb/s |
五大特點解讀（群益簡報）：
- 極致低能耗：Micro-LED 鏈路能耗 < 1 pJ/bit，僅為傳統電互連 1/5~1/10、遠低於 VCSEL（4 pJ/bit）與矽光子（5 pJ/bit）；對解 AI 伺服器巨大散熱與供電壓力至關重要
- 卓越耐高溫：150°C 上限大幅超越 VCSEL（85°C）與矽光子（75°C）→ 使 Micro-LED 成為唯一能「貼近」高性能運算晶片（GPU / HBM 旁）的光源，因為這些區域的運作溫度遠超一般光模組承受範圍
- CMOS 整合簡易：Micro-LED 利用現有成熟半導體製程進行大規模量產與異質整合，優於矽光子的 Hard
- Wide-and-Slow 成本優勢：單通道 5~10 Gb/s 雖較低，但相對成本極低 + 體積微小，可透過數百路並行達成總頻寬超越
- 距離定位 5~10 m：正好覆蓋 AI 機櫃內與 Rack-to-Rack 最密集的短距通訊需求
Avicena LightBundle™：三大光源技術路徑對比
群益 PDF 引用 Avicena 的圖表，把光通訊路徑分為三類：
| 路徑 | 範例 | 距離範圍 | 特性 |
|---|---|---|---|
| 電氣鏈路（黑色虛線） | HBM、NVLink 2、PCIe | < 0.1 m（封裝內） | 短距高效能；> 0.1 m 後因電阻 + 損耗急劇下降 |
| 傳統光學（紅色虛線） | SiPh CPO、VCSEL、QSFP28 | 100~1000 m（機櫃外） | 長距優勢但單位頻寬密度與能效較電學差 |
| LightBundle™（藍色 / μLEDs） | Avicena 突破性技術 | 0.01~10 m（封裝內 → 板級） | FoM 與封裝內電路相匹；10 倍效能與密度增長 |
FoM 圖表 Y 軸定義：
- 頻寬密度（Bandwidth Density）：Gbps / mm（每毫米晶片邊緣傳輸速率）
- 能量效率（Energy Efficiency）：pJ / bit
GaN 波導三大物理特性（Micro-LED 通訊的物理基礎）
GaN 作為光波導材料的優勢：
- 高折射率對比：GaN 在近紅外光（~1.55 μm）波段的折射率約 2.3；與 SiO₂（n=1.45）或空氣（1.0）包覆層搭配，能形成極高的折射率差，將光子緊緊限制在 GaN 核心內
- 超寬透明波段：作為寬能隙材料（~3.4 eV），GaN 的透明窗口從可見光延伸到近紅外光，能傳輸傳統矽（Si）波導無法通過的可見光
- 極高光學非線性：優異的二階（χ²）與三階（χ³）非線性光學效應，適合直接在晶片上製作光參量振盪器、混頻器與微環諧振腔
- 懸浮波導（Suspended Waveguide）：能進一步減少基板損耗（在矽 n=3.5 基板上）
- 挑戰：側壁粗糙度（Sidewall Roughness）造成的損耗約 2 dB/cm
單晶整合方向：技術趨勢邁向 ASIC + GaN 單晶整合（Monolithic Integration），利用 GaN 晶圓直接作為光學中介層（Optical Interposer） 並兼作光波導。透過 TSMC COUPE 3D 封裝平台，運算晶片與光電組件能以極短距離連接，達成低於 1 奈秒的傳輸延遲。
單片 3D 整合（Monolithic 3D, M3D）+ 多波長垂直堆疊
群益 PDF 揭露光電整合的極致方案：
- 異質整合層：透過 Interposer 與 PCB 將原本分離的光學元件與邏輯電路整合在同一微型化封裝內
- 晶片化設計（Chiplet / XPU）：中央 XPU + 周圍多個光學 I/O 單元
- 垂直堆疊層：底層為 PIC（光子層）→ 上方堆疊 EIC（電子積體電路層，含 2D 邏輯與記憶體）
- 主動式背面供電（Active BSPDN）：將供電線路移至晶圓背面，降低電壓降（IR Drop）並釋放正面空間供訊號佈線
- μLED 陣列發射 + Micro-PD 接收：直接構建在 EIC 層之上、極高密度光互連
- Multicore Fiber：使用光纖引線蓋（Optical fiber lead cap）將 μLED 發出的光耦合進多核心光纖電纜
- 多波長垂直堆疊（最強項）：不同波長（λ1, λ2, λ3）的 LED 與 PD 垂直堆疊，在極小空間內透過 WDM 技術大幅倍增傳輸頻寬，而無需增加水平佔用面積
Micro-LED CPO 全球供應鏈與布局（群益 / TrendForce）
TrendForce 預估 2030 年產值達 8.48 億美元——雖在半導體總產值中佔比不算最大，但針對高毛利、高效能 AI 核心通訊市場，相關供應鏈將在高端伺服器擁有極強話語權。
| 聯盟 / 廠商 | 核心技術 / 方案 | 策略角色 |
|---|---|---|
| Microsoft (MOSAIC) + 聯發科 | Micro LED CPO 架構 + AOC 整合 | 建立系統級架構標準；晶片大廠聯發科提供核心整合 |
| Credo（AEC 領導者） | 收購新創 Hyperlume | 透過併購擴展光互連產品線；鞏固機櫃內傳輸領導地位 |
| Avicena + TSMC | LightBundle™ 超低功耗 + Micro-LED PD 客戶 | 提供 512 Gbps→896 Gbps 超高效率光互連方案 |
| ams OSRAM | 自主研發 Micro LED 光互連方案 | 整合晶片、光學元件與專用 ASIC；目標 2027 商業化 |
| 友達（AUO）+ 富采 + 鼎元 | 玻璃 RDL Interposer（重佈線中介層） | 市場關鍵突破：提供整合好的中介層，客戶不需自建巨量轉移設備即可使用 |
| 鴻海 + 鴻準 + 群創（Innolux） | bEMC（先發電光優勢） | 透過垂直整合能力建立競爭門檻、強化 Micro LED 資源掌握度 |
| 錼創 (PlayNitride) + 光循 (Brillink) | 合作開發光互連布局 | 台灣 Micro LED 龍頭 × 光通訊新創策略結盟 |
| 京東方 + 華燦 + 上海新相微電子 | Micro LED 光互連開發 | 中國供應鏈積極卡位 AI 資料中心基礎設施 |
聯盟對抗（Ecosystem Competition）
已不是單一公司競爭，而是聯盟對抗。Microsoft 帶頭的 MOSAIC 體系、台灣以友達 + 群創為核心的垂直整合鏈。「生態系完整性」與「供應鏈韌性」是爭取資料中心大廠訂單的關鍵。
群益總結：Micro LED 正在從「顯示技術」轉身成為「AI 傳輸技術」。低功耗、低延遲特性 + 日益成熟的玻璃中介層整合技術，將使其在 2030 年前成為資料中心光互連市場的新顯學。
Meta-lens 對 Micro-LED 通訊的關鍵價值
群益 PDF 強調 Meta-lens 是 Micro-LED 通訊化的必要元件：
- 解 VCSEL / Micro-LED 發散痛點：透過精準的奈米相位控制，從物理底層解決光源的先天缺陷
- Micro-LED 大角度散射：超穎透鏡 可捕捉極端**朗伯源（Lambertian）**的大角度散射光，偏轉效率可達 80% 以上
- 應用核心：輕量化 AR 眼鏡、裸眼 3D 顯示、以及 Micro-LED CPO 對光纖陣列耦合
來源
- 產業研究_MicroLED_CPO討論_20260514
- TrendForce 2026-05-11 Micro LED CPO 聯盟摘要（已嵌入 技術_SiPh）
- 產業_群益_CPO_D-FAU供應鏈_20260514（2026-05-14；nVIDIA Feynman 頻寬密度目標、四大應用情境、邏輯流程架構、性能對比表、GaN 波導三大特性、Avicena LightBundle™、M3D 多波長垂直堆疊、全球供應鏈聯盟對抗）